[go: up one dir, main page]

TW201334126A - 內藏有元件之基板的製造方法以及使用該方法所製造的內藏有元件的基板 - Google Patents

內藏有元件之基板的製造方法以及使用該方法所製造的內藏有元件的基板 Download PDF

Info

Publication number
TW201334126A
TW201334126A TW101134094A TW101134094A TW201334126A TW 201334126 A TW201334126 A TW 201334126A TW 101134094 A TW101134094 A TW 101134094A TW 101134094 A TW101134094 A TW 101134094A TW 201334126 A TW201334126 A TW 201334126A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
metal layer
window
mark
Prior art date
Application number
TW101134094A
Other languages
English (en)
Other versions
TWI593064B (zh
Inventor
Ryoichi Shimizu
Tohru Matsumoto
Takuya Hasegawa
Yoshio Imamura
Original Assignee
Meiko Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of TW201334126A publication Critical patent/TW201334126A/zh
Application granted granted Critical
Publication of TWI593064B publication Critical patent/TWI593064B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種內藏有元件之基板的製造方法，以形成於金屬層(4)的主標記(A、B)為基準定位電子元件(14)，於電子元件(14)與端子(20)之間插入接著層(18)，以於金屬層(4)的第2面(5)上搭載電子元件(14)，其後將電子元件(14)以及主標記(A、B)埋設於絕緣基板(34)內，其後去除一部分的金屬層(4)，以形成露出主標記(A、B)的第1窗(W1)以及形成露出對應於端子(20)的位置所含的接著層(18)的第2窗(W2)，以露出的主標記(A、B)為基準辨認端子(20)的位置，形成從第2窗(W2)所露出的接著層(18)到達端子(20)為止的LVH(46)，以及將金屬層(4)形成配線圖案(50)，其中此金屬層(4)經由於此LVH(46)施行鍍銅所形成的第1導通介層窗(47)電連接端子(20)。

Description

內藏有元件之基板的製造方法以及使用該方法所製造的內藏有元件的基板
本發明是關於電氣或電子元件埋入基板內的內藏有元件之基板的製造方法以及使用該方法製造之內藏有元件的基板。
近年來，隨著電子電路基板的高密度化、高功能化，電子元件埋入作為絕緣層的絕緣基板內之結構的內藏有元件的基板受到注目。此內藏有元件的基板，在其絕緣基板的表面形成有配線圖案，此配線圖案的規定位置可表面封裝其他電子元件而作為模組基板使用。而且，可作為在藉由增層法製造內藏有元件之多層電路基板時的核心基板使用。
上述內藏有元件的基板中，前述配線圖案與前述絕緣基板內的電子元件的端子需要電連接，此連接已知使用焊料(例如是請參照專利文獻1)。
然而，模組基板或多層電路基板的製造中，其製造步驟中會經由多次進行各種電子元件的表面封裝。通常，由於在電子元件的表面封裝進行回流方式的焊料黏接，因此內藏有元件的基板於每次封裝電子元件時投入回流爐，加熱至熔解 焊料的溫度。因此，專利文獻1的內藏有元件的基板的基板內的電子元件的端子與配線圖案的連接部，經由數次的加熱至焊料的熔融溫度，具有前述連接部的可靠度降低的疑慮。
此處，為了提升內藏有元件的基板的前述連接部的可靠度，已知藉由鍍銅來進行基板內的電子元件的端子與基板表面的配線圖案的電連接。亦即是，由於銅的熔點高於焊料的熔點，即使將內藏有元件的基板投入回流爐，連接部亦不會熔解，而維持前述連接部的可靠度。
此種藉由鍍敷法而使用銅來電連接基板內的電子元件的端子與絕緣基板表面的配線圖案的內藏有元件之基板的製造方法的一個型態，例如是已知有專利文獻2的內藏有元件之基板的製造方法。
此處，如專利文獻2所代表的內藏有元件之基板的製造方法，說明如下。
首先，於銅箔等的金屬層上層積絕緣層以形成層狀體，於此層狀體設置導孔(guide hole)。然後，以前述導孔為基準，於前述層狀體的元件配設區域設置連接孔，其中前述元件配設區域預定配設基板內元件。於此連接孔中以後述步驟填充銅而形成電連接基板內元件的端子與配線圖案的金屬接點(joint)。依此，此連接孔對應基板內元件的端子的設置預定部位而僅設置前述端子的數目。其後，於前述元件配設區域塗佈接著劑，利用此接著劑以固定基板內元件。此時，基板內元件利用前述連接孔以進行定位。其次，於載置有基板內元件的層狀體層積預浸體等的絕緣基材，形成內藏有基板內元件的絕緣 基板。所得的絕緣基板在一側的面存在前述金屬層，於此金屬層的規定位置前述連接孔為開口狀態。對此狀態的絕緣基板去除前述連接孔內的接著劑以於連接孔內露出基板內元件的端子，其後對絕緣基板整體進行鍍銅處理。依此，銅成長並填充於前述連接孔內，以將絕緣基板表層的金屬層與基板內元件的端子電連接。其後，蝕刻絕緣基板表面的金屬層的一部分以形成配線圖案，藉此形成內藏有元件的基板。
【先前技術文獻】 【專利文獻】
【專利文獻1】日本專利特開2010-027917號公報
【專利文獻2】日本專利特表2008-522396號公報
然而，於上述製造方法中，由於是以種種的孔為基準來進行前述基板內元件的定位或前述連接孔的定位，因而具有前述基板內元件或前述連接孔的定位精度變得較低的問題。
而且，固定基板內元件的接著劑在塗佈於元件配設區域時，一部分流入前述連接孔內。其結果接著層的厚度變薄，具有產生以下不妥當的疑慮。
首先，固定基板內元件的接著劑，為了維持硬化後的接著層強度而通常使用含有填料的接著劑。但是，如果接著層的厚度比填料的尺寸還薄的話，填料變得容易從接著層脫 落而無法得到所需要的強度。
而且，由於接著層亦作為絕緣層使用，其厚度過薄的話將難以確保所需要的絕緣性。
因此，於上述製造方法中，容易流入連接孔內的低黏度形式的接著劑並不適合，可使用的接著劑受到限制。
本發明是基於上述事項而成的發明，其目的在於提供一種內藏有元件之基板的製造方法以及使用該方法製造的內藏有元件的基板，該方法對於內藏的元件能夠精度良好的定位，並且固定元件的接著劑的選擇範圍可以拓寬。
為了達成上述目的，如依本發明，提供一種內藏有元件之基板的製造方法，於表面具有配線圖案的絕緣基板內，內藏具有與前述配線圖案電連接的端子之電氣或電子元件，其特徵在於包括：標記形成步驟，於支撐板上形成應成為前述配線圖案的金屬層，在此金屬層的連接前述支撐板的第1面之相反側的第2面，形成金屬製的柱狀體所構成的主標記；元件搭載步驟，相對於前述金屬層以前述主標記為基準而定位前述元件，於前述元件與前述端子之間插入絕緣性的接著層，以於前述金屬層的第2面搭載前述元件；埋設層形成步驟，於搭載有前述元件的前述金屬層的第2面上，形成埋設前述元件以及前述主標記的作為前述絕緣基板的埋設層；窗形成步驟，由前述金屬層剝離前述支撐板後，從藉由此剝離而露出的前述金屬層的第1面去除一部分的前述金屬層，以形成至少露出前述主標記以及共同露出部分前述埋設層的第1窗；通孔形成步 驟，以前述第1窗所露出的前述主標記為基準辨認前述元件的端子的位置，形成到達前述端子為止的第1通孔；導通介層窗(via)形成步驟，於前述第1通孔施行鍍敷處理後，藉由填充金屬以形成第1導通介層窗；以及圖案形成步驟，將經由前述導通介層窗與前述端子電連接的前述金屬層形成為前述配線圖案(申請專利範圍第1項)。
此處，較佳為前述內藏有元件之基板的製造方法，於前述標記形成步驟中，金屬狀的柱狀體所構成的副標記與前述主標記同時的形成在前述金屬層的第2面上，且更包括貫通孔形成步驟，於前述窗形成步驟之前使用X線辨認前述副標記，並形成共同貫通前述金屬層、前述副標記以及前述埋設層的貫通孔，前述窗形成步驟以前述貫通孔為基準形成前述第1窗的態樣(申請專利範圍第2項)。
而且，較佳為前述窗形成步驟更形成第2窗，該第2窗露出包含對應於前述元件的端子的位置的前述接著層的部位，且前述通孔形成步驟形成由前述第2窗所露出的前述接著層到達前述端子為止的前述第1通孔的態樣(申請專利範圍第3項)。
此處，較佳為於前述標記形成步驟中，金屬狀的柱狀體所構成的副標記與前述主標記同時的形成在前述金屬層的第2面，且更包括貫通孔形成步驟，於前述窗形成步驟之前使用X線辨認前述副標記，並形成共同貫通前述金屬層、前述副標記以及前述埋設層的貫通孔，前述窗形成步驟以前述貫通孔為基準形成前述第1窗以及前述第2窗的態樣(申請專利 範圍第4項)。
而且，較佳是前述標記形成步驟中，於前述金屬層的第2面上的前述元件的搭載預定區域內、而且前述端子應附著位置除外的位置，與前述主標記同時形成金屬製的柱狀體所構成的台座，於前述元件搭載步驟，於前述台座搭載前述元件，並且於前述元件及前述端子與前述第2面之間插入前述接著層的態樣(申請專利範圍第5項)。
而且，較佳是於前述埋設層形成步驟之前，更包括電路基板準備步驟，準備應更埋設於前述埋設層內的內電路基板，前述內電路基板具有內絕緣板、設置於前述內絕緣板兩面的內導電電路以及設置於前述內絕緣板上的規定位置的整合標記；於前述埋設層形成步驟，前述整合標記與前述主標記相關於前述內藏有元件的基板的厚度方向而整合，並且確保前述內電路基板與前述金屬層的第2面之間為規定間隔的狀態下形成前述埋設層，且於前述通孔形成步驟中，以從前述第1窗露出的前述主標記為基準，辨認前述內導電電路的位置，更形成到達前述內導電電路的第2通孔，於前述導通介層窗形成步驟中，於前述第2通孔中鍍敷金屬而更形成第2導通介層窗(申請專利範圍第6項)。
而且，較佳是構成為於前述導通介層窗形成步驟中，前述第2導通介層窗是於前述第2通孔中施加介層窗填充鍍敷以填充金屬而成的填滿介層窗(申請專利範圍第7項)。
而且，較佳是構成為於前述導通介層窗形成步驟中，前述第2導通介層窗形成為與前述第1導通介層窗相同或 是比前述第1導通介層窗大的直徑(申請專利範圍第8項)。
而且，較佳是構成為前述柱狀體是藉由使用抗鍍膜的圖案鍍敷所形成(申請專利範圍第9項)。
而且，較佳是構成為前述接著層是由環氧系樹脂或聚醯胺系樹脂所形成(申請專利範圍第10項)。
而且，較佳是構成為於前述元件搭載步驟，以前述元件的端子面向前述第2面側的狀態來進行前述元件的搭載(申請專利範圍第11項)。
而且，較佳是構成為前述支撐板使用鋁板，前述金屬層使用貼附於鋁板的銅箔(申請專利範圍第12項)。
而且，較佳是構成為前述支撐板使用不銹鋼板，前述金屬層使用析出於前述不銹鋼板的鍍銅膜(申請專利範圍第13項)。
而且，如依本發明，提供使用上述的內藏有元件之基板的製造方法所製造之內藏有元件的基板(申請專利範圍第14項)。
此處，前述內藏有元件的基板較佳是構成為更包括與前述主標記同時形成的前述副標記(申請專利範圍第15項)；更佳是構成為更包括與前述主標記同時形成的前述台座(申請專利範圍第16項)；再更佳是構成為更包括前述內電路基板(申請專利範圍第17項)。
本發明的內藏有元件之基板的製造方法，使用形成於金屬層的主標記以進行電氣或是電子元件的定位，後面步 驟的通孔形成步驟亦使用相同的主標記以形成通孔。亦即是，前述元件的定位時以及前述元件埋設於埋設層後辨認前述元件的端子位置時，使用相同的標記作為基準，因此前述元件與前述配線圖案的定位精度極高。
而且，本發明的內藏有元件之基板的製造方法，前述元件經由接著層而搭載在前述金屬層後，於硬化的接著層進行開孔加工以形成通孔，因此接著劑不會流落。因此，接著劑的厚度可為所需要的厚度，能夠確保依照設計的接著強度以及絕緣性。亦即是，如依本發明，接著劑的選擇範圍寬廣。
而且，於本發明中，於標記形成步驟中，副標記與前述主標記同時形成，於前述窗形成步驟之前，使用X線辨認前述副標記，並形成共同貫通前述金屬層、前述副標記以及前述埋設層的貫通孔。如依此貫通孔為基準，隱藏於金屬層的主標記的位置以及前述元件的端子所對應的位置能夠簡單的辨認，因此能夠容易的形成前述第1窗以及前述第2窗。
而且，於本發明中，於包括台座的態樣的情況，由於此台座包括作為間隔件的功能，其中此間隔件確保前述元件與前述金屬層(配線圖案)之間的間隔，因此前述金屬與前述元件之間的接著層的厚度能夠保持一定。其結果，能夠穩定的得到具有優良接著強度以及絕緣性的接著層。
而且，於本發明中，金屬製的柱狀體所構成的前述主標記、副標記以及前述台座，是藉由使用抗鍍膜的圖案鍍敷所形成，因此能夠不追加新的製造設備而簡單的形成。因此，本發明能夠有助於作為內藏有元件的基板整體的生產效率 提昇。
而且，本發明的內藏有元件的基板，由於藉由上述製造方法得到，因此內藏的元件與配線的位置精度極高，不良品的發生率低。
1、3、100‧‧‧內藏有元件的基板
2‧‧‧支撐板
3‧‧‧第1面
4‧‧‧第1金屬層
5‧‧‧第2面
6‧‧‧覆銅鋼板
8‧‧‧罩幕層
10‧‧‧開口
12‧‧‧標記
14‧‧‧應內藏於絕緣基板內的電子元件(基板內元件)
15‧‧‧下面
16‧‧‧接著劑
18‧‧‧接著層
20‧‧‧端子
22‧‧‧第1絕緣基材
24‧‧‧第2絕緣基材
28‧‧‧第2金屬層
30、82、86‧‧‧貫通孔
34‧‧‧絕緣基板(埋設層)
36‧‧‧一側的面(下面)
38‧‧‧另一側的面(上面)
40、90‧‧‧中間體
42‧‧‧基準孔
46‧‧‧第1雷射通孔(第1LVH)
47‧‧‧第1導通介層窗
48‧‧‧鍍銅層
50‧‧‧配線圖案
60‧‧‧台座
70‧‧‧內電路基板
72‧‧‧內絕緣板
74‧‧‧內導電電路
76‧‧‧內介層窗
78‧‧‧整合標記
80‧‧‧內通孔
84‧‧‧第3絕緣基材
88‧‧‧基準標記
92‧‧‧第2雷射通孔(第2LVH)
94‧‧‧第2導通介層窗
A、B‧‧‧內側標記(主標記)
C、D‧‧‧外側標記(副標記)
S‧‧‧搭載預定區域
T‧‧‧端子20存在的部分(端子存在部)
W1‧‧‧第1窗
W2‧‧‧第2窗
W3‧‧‧第3窗
圖1為概略表示本發明的第1實施型態的內藏有元件之基板的製造方法所使用的支撐板的剖面圖。
圖2為概略表示於圖1的支撐板上形成有金屬層的狀態的剖面圖。
圖3為概略表示於圖2的金屬層上形成有圖案鍍敷用的抗鍍膜的狀態的剖面圖。
圖4為概略表示於圖2的金屬層上形成有標記的狀態的剖面圖。
圖5為概略表示於圖4的金屬層上供給有接著劑的狀態的剖面圖。
圖6為概略表示於圖5的接著劑上搭載有電子元件的狀態的剖面圖。
圖7為概略表示於搭載有電子元件的金屬層上層積絕緣基材以及銅箔的狀態的剖面圖。
圖8為概略表示於搭載有電子元件的金屬層上層積絕緣基材以及銅箔並一體化的狀態的剖面圖。
圖9為概略表示由金屬層剝離支撐板的狀態的剖面圖。
圖10為概略表示於中間體施加X線孔加工的狀態的剖面 圖。
圖11為概略表示於圖10的中間體形成有窗的狀態的剖面圖。
圖12為概略表示於圖11的中間體形成有雷射通孔的狀態的剖面圖。
圖13為概略表示於圖12的中間體施加有鍍敷處理的狀態的剖面圖。
圖14為概略表示本發明的第1實施型態的內藏有元件的基板的剖面圖。
圖15為概略表示於本發明的第2實施型態的內藏有元件之基板的製造方法所使用的支撐板上的金屬層形成有標記及台座的狀態的剖面圖。
圖16為概略表示於圖15的金屬層上供給有接著劑的狀態的剖面圖。
圖17為概略表示於圖16的台座上載置有電子元件的狀態的剖面圖。
圖18為概略表示本發明的第2實施型態的內藏有元件的基板的剖面圖。
圖19為概略表示於搭載有電子元件的金屬層上層積絕緣基材、內電路基板以及銅箔的狀態的剖面圖。
圖20為概略表示於搭載有電子元件的金屬層上層積絕緣基材、內電路基板以及銅箔並一體化的狀態的剖面圖。
圖21為概略表示於第3實施型態的中間體施加X線孔加工，形成有窗的狀態的剖面圖。
圖22為概略表示於圖21的中間體形成有雷射通孔的狀態的剖面圖。
圖23為概略表示於圖22的中間體施加有鍍敷處理的狀態的剖面圖。
圖24為概略表示本發明的第3實施型態的內藏有元件的基板的剖面圖。
圖25為概略表示於第3實施型態的內藏有元件的基板形成有基準標記的態樣的剖面圖。
(第1實施型態)
於本發明中，首先，於出發素材上形成銅製的柱狀體所構成的定位用的標記(標記形成步驟)。此處出發素材例如是如下所述的進行準備。
首先，如圖1所示，準備支撐板2。此支撐板2例如是不銹鋼製的薄板。然後，如圖2所示，於支撐板2上形成薄膜所構成的第1金屬層4。此第1金屬層4例如是藉由電鍍所得的鍍銅膜所構成。依此所得的覆銅鋼板6作為出發素材。此處，於第1金屬層4中，與支撐板2接觸的面為第1面3，此第1面3的相反側的面為第2面5。
而且，作為支撐板2亦可以使用鋁製的薄板。於此場合，第1金屬層4由銅箔所構成，貼附於鋁製的薄板的表面。
其次，如圖3所示，於所準備的覆銅鋼板6的第 1金屬層4上形成罩幕層8。此罩幕層8例如是規定厚度的乾膜所構成的抗鍍劑，於規定位置設置有開口10，由此開口10露出金屬層4。對具有此種罩幕層8的覆銅鋼板6施行銅電鍍，於前述露出的部分優先的析出銅，形成與乾膜的厚度具有同等尺寸的柱狀的銅柱。其後，藉由除去乾膜8，於第1金屬層4的第2面5上的規定位置形成銅柱所構成的定位用的標記12。
此標記12的設置位置可以任意的選定，但較佳是設置在光學系定位裝置(未圖示)的光學系感測器容易辨識的位置，其中此光學系定位裝置用以進行應內藏於絕緣基板內的電子元件(以下稱為基板內元件)14的定位。於本實施型態，如圖4所示，標記12以夾著預定搭載基板內元件14的搭載預定區域S的方式，於覆銅鋼板6的兩端部各形成2個。此處，關於各標記，於圖4中接近搭載預定區域S的位置的標記為內側標記(主標記)A、B，此些內側標記A、B所夾的搭載預定區域S之相反側的位置的標記為外側標記(副標記)C、D。
其次，於覆銅鋼板6上經由接著劑16而搭載基板內元件14(元件搭載步驟)。
首先，如圖5所示，於搭載預定區域S供給接著劑16。接著劑16覆蓋搭載預定區域S的全體即可，接著劑16的定位精度較低亦可。而且，較佳是在進行接著劑16的定位時，以內側標記A、B為基準辨認搭載預定區域S，於辨認的位置塗佈接著劑16，如此可提昇接著劑16的定位精度。
上述的接著劑16硬化而成為規定厚度的接著層18。所得的接著層18將基板內元件14固定於規定位置，並具有規定的絕緣性。作為接著劑16，只要是硬化後可以發揮規定的接著強度與規定的絕緣性者並沒有特別的限制，但一般是使用在熱硬化型的環氧系樹脂或是聚醯亞胺系樹脂內添加填料者。作為此填料，例如是使用二氧化矽(silica)、玻璃纖維等的微粉末。
於本發明中，供給至搭載預定區域S的接著劑16的型態並沒有特別的限制，可以是將液體狀的接著劑16以規定厚度塗佈的型態，亦可以是載置規定厚度的片狀的接著劑16的型態。於本實施型態中，使用在熱硬化型的環氧系樹脂中添加二氧化矽的微粉末的液狀的接著劑。
其次，如圖6所示，在第1金屬層4的第2面5上的搭載預定區域S塗佈接著劑16，於其上搭載基板內元件14。此時，基板內元件14以內側標記A、B為基準而定位於搭載預定區域S。其後，接著劑16使用回流爐或熱硬化爐等加熱而硬化成為接著層18。依此，將基板內元件14固定於規定位置。
詳細而言，如圖6所明示，基板內元件14為在IC元件等(未圖示)覆蓋有樹脂的直方體狀的封裝元件，此封裝元件的下部設置有多個端子20。然後，基板內元件14以及端子20與金屬層4的第2面5之間插入有接著層18。
其次，層積絕緣基材並進行基板內元件14、內側標記A、 B以及外側標記C、D的埋設(埋設層形成步驟)。
首先，如圖7所示，準備第1以及第2絕緣基材22、24。此些絕緣基材22、24為樹脂製。此處，絕緣基材22、24為於玻璃纖維中含浸未硬化狀態的熱硬化樹脂而成片狀的所謂的預浸體。此第1絕緣基材22具有貫通孔30。此貫通孔30形成為其開口部可插通基板內元件14的尺寸，且其高度(相當於絕緣基板22的厚度)設定為比基板內元件14的高度更高。另一方面，第2絕緣基材24如圖7所示，為未設置貫通孔的平板狀。
接著，於第1金屬層4上層積第1絕緣基材22，於此第1絕緣基材22的上側重疊第2絕緣基材24，進一步於此第2絕緣基材24的上側重疊應成為第2金屬層28的銅箔以成為層積體。此處，第1絕緣基材22以使基板內元件14位於貫通孔30內的方式配設。其後，對前述層積體的整體，於進行加壓的同時進行加熱，亦即是進行所謂的熱壓。
依此，預浸體的未硬化狀態的熱硬化樹脂，經加壓而填充於貫通孔30的空隙後，藉由熱壓的熱而硬化。其結果如圖8所示，形成絕緣基材22、24所構成的絕緣基板(埋設層)34，基板內元件14埋設於絕緣基板34內。此處，由於在絕緣基材22預先設置貫通孔30，在熱壓時可迴避對基板內元件14施加壓力。因此，即使是大型的基板內元件亦可以不破損的埋設於絕緣基板內。
其次，如圖9所示，剝離支撐板2。依此得到內藏有元件的基板的中間體40。此中間體40包括內部含有基板 內元件14的絕緣基板34、形成於此絕緣基板34的一側的面(下面)36的第1金屬層4、形成於另一側的面(上面)38的第2金屬層28。此處，於第1金屬層4中，藉由剝離支撐板2以露出第1面3。
其次，對所得的中間體40，去除第1金屬層4的規定部位以形成窗(窗形成步驟)。
首先，如圖10所示，檢測出外側標記C、D的位置，利用鑽頭形成共同貫通兩金屬層4、28、絕緣基板34以及外側標記C、D的基準孔42、42。此處，外側標記C、D的位置檢測，使用通常的X線孔加工時所使用的X線照射裝置(未圖示)以進行。
此後，以基準孔42為基準，辨認內側基板A、B以及基板內元件14的端子20存在的部分(以下稱為端子存在部)T，關於已辨認的部位，由第1金屬層4的第1面3側藉由通常所使用的蝕刻法將第1金屬層的一部分去除。依此，形成露出內側標記A、B以及共同露出部分絕緣基板34的第1窗W1以及露出包含端子存在部T的接著層18的部位的第2窗W2。此時，各窗W1、W2如圖11所示，形成為比此些內側標記A、B以及端子20、20更大。
其次，於端子存在部T的接著層18形成通孔(通孔形成步驟)。
首先，以光學系定位裝置(未圖示)的光學系感測器辨識露 出的內側標記A、B。然後，以內側標記A、B的位置為基準辨認以接著層18所隱藏的基板內元件14的端子20的位置。其後，於辨認的端子位置的接著層18以雷射(例如是碳酸氣體雷射)照射以去除接著層18，如圖12所示，形成到達端子20的第1雷射通孔(以下稱為1LVH)46。依此，露出基板內元件14的端子20。此處，由於各窗W1、W2形成為比內側標記A、B以及端子20、20更大，因此由第1窗W1可辨識內側標記A、B整體，第2窗W2不會因金屬層4而反射而可以效率良好的對目標部位照射雷射。
由上述態樣可明瞭，於本發明中，其特徵為基板內元件14的定位所使用的內側標記A、B，於形成第1LVH46時可再度使用。亦即是，本發明的基板內元件14的定位以及第1LVH46的定位使用共通的標記，因此能夠發揮極高的定位精度，對於隱藏在接著層18的端子20，能夠於正確的位置形成第1LVH46。
其次，於形成有第1LVH46的中間體40藉由去膠渣處理而去除樹脂殘渣後，施行鍍敷處理而於中間體40的表面析出銅，於第1LVH46內填充銅。依此，形成基板內元件14的端子20與第1金屬層4電連接的導通介層窗(導通介層窗形成步驟)。
首先，於第1LVH46內施行銅的無電解鍍敷，於第1LVH46的內部面以及基板內元件14的端子20的表面被覆銅。其後，施行銅的電鍍，如圖13所示，使第1LVH46內所含的被覆第1金屬層4全體的鍍銅層48成長。依此，在第 1LVH46內形成以銅填充的第1導通介層窗47，此第1導通介層窗47與第1金屬層4一體化，且電連接基板內元件14的端子20與第1金屬層4。
其次，去除絕緣基板34表面的第1金屬層4以及第2金屬層28的一部分以形成規定的配線圖案50(圖案形成步驟)。
兩金屬層4、28的一部分的去除，使用通常的蝕刻法。依此，如圖14所示，得到在表面具有規定的配線圖案50的絕緣基板34內，藏有具有與此配線圖案50電連接的端子20之基板內元件14的內藏有元件的基板1。
於本發明中，由於不預先開孔用於在搭載預定區域S填充金屬的孔，因此接著劑不會流落。依此，可使用包含黏度低的液體狀接著劑的各種接著劑。
以上所得的內藏有元件的基板1，可於表面將其他電子元件表面封裝而成為模組基板。而且，亦可以此內藏有元件的基板1作為核心基板，利用通常所進行的增層法而形成多層電路基板。
而且，第1實施型態於窗形成步驟中，形成有第1窗W1以及第2窗W2，但本發明並不限定於此態樣，亦可以僅形成第1窗W1。於此情形，以第1窗所露出的主標記(內側標記)為基準辨認元件的端子位置，例如是利用銅直接法去除含金屬層的接著層以形成通孔。
(第2實施型態)
第2實施型態與第1實施型態的不同點僅在於，於第1實施型態的標記形成步驟中，更形成有用於載置基板內元件14的台座60。依此，於第2實施型態的說明中，與已說明的步驟為相同步驟者省略其詳細說明。而且，與已說明的構成部件及部位發揮相同的功能的部件，賦予相同的標號並省略其說明。
第2實施型態的標記形成步驟，對於在第1金屬層4上所形成的罩幕層8所構成的乾膜，除了定位標記用的開口之外，在應搭載基板內元件14的搭載預定區域S內的規定位置形成台座60用開口。然後，對具有此種罩幕層8的覆銅鋼板6施行銅電鍍。依此，同時形成銅製的柱狀體所構成的內側標記A、B、外側標記C、D以及台座60、60(請參照圖15)。此處，台座60的高度設定為與後續步驟所形成的接著層18所要求的厚度為相同的尺寸。此處，台座60適於搭載預定區域S內，形成於不與應搭載於其上的基板內元件14的端子20重疊的位置。
其次，於第2實施型態的元件搭載步驟中，於第1金屬層4的第2面5上的搭載預定區域S供給接著劑16。此時，所供給的接著劑16較佳為液狀，如圖16所示，以僅覆蓋台座60程度的厚度、覆蓋搭載預定區域S的整體的方式進行塗佈。
其後，將基板內元件14搭載於搭載預定區域S的規定位置(請參照圖17)。此時，基板元件14藉由自重而部分的沈入接著劑16中，其下面15與台座的上端部抵接。依此， 第1金屬層4的第2面5與基板內元件14的下面15之間能確保規定厚度的空間，於此空間內形成接著層18。依此，接著層18的厚度成為如同設計的厚度，確保所需要的接著強度與絕緣性。
其次，藉由經過與第1實施型態相同的埋設層形成步驟、窗形成步驟、通孔形成步驟、導通介層窗形成步驟、圖案形成步驟，如圖18所示的得到內藏有元件的基板3。詳細而言，內藏有元件的基板3包括表面具有規定配線圖案50的絕緣基板34，及內藏於此絕緣基板34的基板內元件14，基板內元件14具有與配線圖案50電連接的端子20。然後，此內藏有元件的基板3於第1金屬層4上具有柱狀的銅柱所構成的台座60，於此台座60上載置基板內元件14。依此，基板內元件14的下面15與第1金屬層4的第2面5之間的尺寸，不會變得比台座60的高度尺寸更短，其間存在的接著層18的厚度成為如同設計的厚度。
(第3實施型態)
第3實施型態與第1實施型態的不同點在於，在埋設層形成步驟之前追加準備內電路基板70的電路基板準備步驟，以及在埋設層形成步驟中，於埋設層(絕緣基板34)內更埋設電路基板70。依此，於第3實施型態的說明中，與已說明的步驟為相同步驟者省略其詳細說明。而且，與已說明的構成部件及部位發揮相同的功能的部件，賦予相同的標號並省略其說明。
首先，於電路基板準備步驟所準備的內電路基板 70，例如是作為絕緣性的基板的內絕緣板72的兩面形成有規定圖案的內導電電路74之2層電路基板。此內電路基板70包括貫通內絕緣板72且將內絕緣板72兩面的內導電電路74間電連接的內介層窗76，以及設置於內絕緣板的規定位置的整合標記78。
此內介層窗76是在對內絕緣板72施行雷射加工所形成的內通孔80內，藉由介層窗填充鍍敷而填充金屬所形成的填充介層窗。此處，內介層窗76亦可藉由共形(conformal)鍍敷所形成。但是，就電路基板的高密度化的觀點，有利的是形成為填滿介層窗。而且，內通孔80在考慮高密度化時，希望是以雷射加工所形成，但在考慮生產性以及成本面時，亦可對應以貫通鑽頭進行加工。
內導電電路74是藉由鍍敷形成於內絕緣板72的表面形成金屬層，並藉由對此金屬層加工為規定形狀的配線圖案而形成。此時，於配線圖案加工的同時一起形成整合標記78。此整合標記78與主標記(內側標記A、B)整合時設置於規定位置，此規定位置可使內電路基板70配設於埋設層內的所設計的位置。
而且，內電路基板70如圖19所明示具有貫通孔82。此貫通孔82形成為可使基板內元件14插通的尺寸。
第3實施型態的埋設層形成步驟，首先，準備比第1實施型態所使用的第1絕緣基材22更薄的第3絕緣基材84以及第1實施型態所使用的第2絕緣基材24。此處，第3絕緣基材84具有可插通基板內元件14的尺寸的貫通孔86，此 貫通孔86形成於第3絕緣基材84與內電路基板70層積時，與內電路基板70的貫通孔82連續的位置。然後，第3絕緣基材84與內電路基板70層積時的厚度，設定為比基板內元件14的高度更高。
其次，進行於第1金屬層4上依序層積第3絕緣基材84、內電路基板70、第2絕緣基材24以及應成為第2金屬層28的銅箔的鋪疊(Lay-up)作業。此鋪疊作業首先於第1金屬層4上保持內電路基板70。然後，第1金屬層4上的內側標記A、B以及內電路基板上的整合標記78以光學感測器辨識，此些內側標記A、B與整合標記78以相關於內藏有元件的基板的厚度方向整合的方式，定位內電路基板70。其後，以在第1金屬層4與內電路基板70之間插入第3絕緣基板84的狀態，使內電路基板70向第1金屬層4移動，經由第3絕緣基板84而將內電路基板70搭載於第1金屬層4上。其次，於此內電路基板70上層積第2絕緣基材24與銅箔(28)，以得到層積體。此處，基板內元件14被插通於第3絕緣基板84的貫通孔86以及內電路基板70的貫通孔82內。接著，對前述層積體全體進行熱壓。
熱壓後，藉由剝離支撐板2，如圖20所示的得到基板內元件14、內側標記A、B以及外側標記C、D與內電路基板70一起埋設於絕緣基板34(埋設層)內的中間體90。
其次，對所得的中間體90，於第1窗W1、第2窗W2同時，在內導電電路74的規定位置，例如是對應於內介層窗76所存在的位置形成第3窗W3。此第3窗W3如圖21 所明示，形成於第1金屬層4側以及第2金屬層28側的兩者。第3窗W3能夠以基準孔42為基準而與第1窗W1同時形成，但並不限定於此種態樣。例如是，亦可以在形成第1窗W1之後，以第1窗W1所露出的內側標記A、B為基準而形成第3窗W3。
其次，於藉由第3窗W3所露出的部分的埋設層形成通孔。
首先，使用光學系定位系統(未圖示)的光學系感測器辨識所露出的內側標記A、B。然後，以內側標記A、B的位置為基準辨認以埋設層所隱藏的內電路基板70的內導電電路74的規定位置，例如是辨認內介層窗76所存在的位置。其後，對於所辨認的內導電電路74的規定位置所對應部分的埋設層，以雷射(例如是碳酸氣體雷射)照射以去除埋設層，如圖22所示形成到達內導電電路74為止的第2雷射通孔(以下稱為第2LVH)92。依此，露出內導電電路74的規定位置。
其次，藉由對形成有第1LVH46以及第2LVH92的中間體90進行去膠渣處理以去除樹脂殘渣後，施行介層窗填充鍍敷處理以於中間體90的表面析出銅，並同時於第1LVH46以及第2LVH92填充銅。依此形成電連接基板內元件14的端子20與第1金屬層4的第1導通介層窗47，同時形成電連接內電路基板70的內導電電路74與第1金屬層4以及第2金屬層28的第2導通介層窗94(請參照圖23)。
其後，去除絕緣基板34表面的第1金屬層4以及第2金 屬層28的一部分，形成規定的配線圖案50。
依此，如圖24所示，得到內電路基板70埋設於絕緣基板34(埋設層)內的內藏有元件的基板100。
此第3實施型態的內藏有元件的基板100，由於層間的電連接全部藉由填滿介層窗以進行，而成為所謂的任意層結構。於任意層結構的情況，由於導通介層窗是以金屬填充且可於其上形成配線圖案，設計的自由度高，而且電路基板的高密度化有效。
而且，於內藏有元件的基板100中，如圖24所明示，第2導通介層窗94的直徑形成為比第1導通介層窗47的直徑大。於此情形，假設為在絕緣基材84、24於埋設元件的性質上設定為具有接著層18以上的厚度。因此，具有第2導通介層窗的深度比第1導通介層窗的深度更深的可能性。於此情形，考慮到鍍敷步驟而將第2導通介層窗的直徑設置為大於第1導通介層窗的直徑，則能夠具有防止鍍液循環的惡化、確保導通介層窗的鍍敷品質的優點。尚且，第2導通介層窗94的直徑亦可以與第1導通介層窗相同。
此處，第3實施型態能夠進一步於金屬層4上的規定位置，與內側摽記A、B以及外側標記C、D一起形成內電路基板的定位用的基準標記88(請參照圖25)。此基準標記88以與主標記(內側標記A、B)相同的精度形成。另一方面，內電路基板70的整合標記78亦設置於與基準標記88對應的規定位置。因此，在鋪疊作業時藉由將基準標記88與內電路基板70的整合標記78進行整合，能夠使內電路基板70定位 於依照設計的規定位置。依此，在設置主標記以外的基準標記88時，具有如下優點。例如是，前述鋪疊作業時，即使主標記必須形成於光學感測器難以辨識的位置，藉由利用此基準標記88，亦能夠容易且精度良好的進行內電路基板70的定位。
而且，上述各實施型態是使用內側標記A以及內側標記B兩者來作為基板內元件14的定位以及LVH的定位的標記，但本發明並不限定於此實施型態，亦可以為使用內側標記A以及內側標記B的其中之一來進行基板內元件14以及LVH的定位的態樣。本發明的特徵在於基板內元件的定位以及設置LVH時的端子位置的辨認是使用相同的標記，即使僅使用內側標記A以及內側標記B中的其中之一，亦能夠發揮相當高的定位精度。上述的實施型態，是屬於更提昇定位精度的較佳態樣，而以同時使用內側標記A以及內側標記B的兩者的態樣來進行說明。
而且，本發明並不限定於將主標記設置於搭載預定區域S的附近的態樣，亦可以將主標記設置於離開搭載預定區域S的部分。例如是，於大片的工件製作置入多個內藏有元件的基板，其後，由前述工件將個別的內藏有元件的基板切割得到以製造時，亦可將主標記形成於工件的框部分。
而且，於本發明中，作為絕緣基板內所內藏的元件，並不限定於封裝元件，亦可以將晶片元件等其他的各種電子零件作為對象。
1‧‧‧內藏有元件的基板
4‧‧‧第1金屬層
5‧‧‧第2面
12‧‧‧標記
14‧‧‧應內藏於絕緣基板內的電子元件(基板內元件)
18‧‧‧接著層
20‧‧‧端子
28‧‧‧第2金屬層
34‧‧‧絕緣基板
46‧‧‧第1雷射通孔(第1LVH)
47‧‧‧第1導通介層窗
50‧‧‧配線圖案
A、B‧‧‧內側標記(主標記)
C、D‧‧‧外側標記(副標記)

Claims (17)

  1. 一種內藏有元件之基板的製造方法，於表面具有配線圖案的絕緣基板內，內藏具有與前述配線圖案電連接的端子之電氣或電子元件，其特徵在於包括：標記形成步驟，於支撐板上形成應成為前述配線圖案的金屬層，在此金屬層的連接前述支撐板的第1面之相反側的第2面，形成金屬製的柱狀體所構成的主標記；元件搭載步驟，相對於前述金屬層以前述主標記為基準而定位前述元件，於前述元件與前述端子之間插入絕緣性的接著層，以於前述金屬層的第2面搭載前述元件；埋設層形成步驟，於搭載有前述元件的前述金屬層的第2面上，形成埋設前述元件以及前述主標記的作為前述絕緣基板的埋設層；窗形成步驟，由前述金屬層剝離前述支撐板後，從藉由此剝離而露出的前述金屬層的第1面去除一部分的前述金屬層，以形成至少露出前述主標記以及共同露出部分前述埋設層的第1窗；通孔形成步驟，以前述第1窗所露出的前述主標記為基準辨認前述元件的端子的位置，形成到達前述端子為止的第1通孔；導通介層窗形成步驟，於前述第1通孔施行鍍敷處理後，藉由填充金屬以形成第1導通介層窗；以及圖案形成步驟，將經由前述導通介層窗與前述端子電連接的前述金屬層形成為前述配線圖案。
  2. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中於前述標記形成步驟中，金屬狀的柱狀體所構成的副標記與前述主標記同時的形成在前述金屬層的第2面上，且更包括貫通孔形成步驟，於前述窗形成步驟之前使用X線辨認前述副標記，並形成共同貫通前述金屬層、前述副標記以及前述埋設層的貫通孔，前述窗形成步驟以前述貫通孔為基準形成前述第1窗。
  3. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中前述窗形成步驟更形成第2窗，該第2窗露出包含對應於前述元件的端子的位置的前述接著層的部位，且前述通孔形成步驟形成由前述第2窗所露出的前述接著層到達前述端子為止的前述第1通孔。
  4. 如申請專利範圍第3項所述的內藏有元件之基板的製造方法，其中於前述標記形成步驟中，金屬狀的柱狀體所構成的副標記與前述主標記同時的形成在前述金屬層的第2面，且更包括貫通孔形成步驟，於前述窗形成步驟之前使用X線辨認前述副標記，並形成共同貫通前述金屬層、前述副標記以及前述埋設層的貫通孔，前述窗形成步驟以前述貫通孔為基準形成前述第1窗以及前述第2窗。
  5. 如申請專利範圍第1至4項中任一項所述的內藏有元件之基板的製造方法，其中於前述標記形成步驟中，於前述金屬層的第2面上的前述元件的搭載預定區域內、而且前述 端子應附著位置除外的位置，與前述主標記同時形成金屬製的柱狀體所構成的台座，於前述元件搭載步驟，於前述台座搭載前述元件，並且於前述元件及前述端子與前述第2面之間插入前述接著層。
  6. 如申請專利範圍第1至5項中任一項所述的內藏有元件之基板的製造方法，其中於前述埋設層形成步驟之前，更包括電路基板準備步驟，準備應更埋設於前述埋設層內的內電路基板，前述內電路基板具有內絕緣板、設置於前述內絕緣板兩面的內導電電路以及設置於前述內絕緣板上的規定位置的整合標記；於前述埋設層形成步驟，前述整合標記與前述主標記相關於前述內藏有元件的基板的厚度方向而整合，並且確保前述內電路基板與前述金屬層的第2面之間為規定間隔的狀態下形成前述埋設層，且於前述通孔形成步驟中，以從前述第1窗露出的前述主標記為基準，辨認前述內導電電路的位置，更形成到達前述內導電電路的第2通孔，於前述導通介層窗形成步驟中，於前述第2通孔中鍍敷金屬而更形成第2導通介層窗。
  7. 如申請專利範圍第6項所述的內藏有元件之基板的製造方法，其中於前述導通介層窗形成步驟中，前述第2導通介層窗是於前述第2通孔中施加介層窗填充鍍敷以填充金屬而成的填滿介層窗。
  8. 如申請專利範圍第6或7項所述的內藏有元件之基板的製 造方法，其中於前述導通介層窗形成步驟中，前述第2導通介層窗形成為與前述第1導通介層窗相同或是比前述第1導通介層窗大的直徑。
  9. 如申請專利範圍第1至8項中任一項所述的內藏有元件之基板的製造方法，其中前述柱狀體是藉由使用抗鍍膜的圖案鍍敷所形成。
  10. 如申請專利範圍第1至9項中任一項所述的內藏有元件之基板的製造方法，其中前述接著層是由環氧系樹脂或聚醯胺系樹脂所形成。
  11. 如申請專利範圍第1至10項中任一項所述的內藏有元件之基板的製造方法，其中於前述元件搭載步驟，以前述元件的端子面向前述第2面側的狀態來進行前述元件的搭載。
  12. 如申請專利範圍第1至11項中任一項所述的內藏有元件之基板的製造方法，其中前述支撐板使用鋁板，前述金屬層使用貼附於鋁板的銅箔。
  13. 如申請專利範圍第1至11項中任一項所述的內藏有元件之基板的製造方法，其中前述支撐板使用不銹鋼板，前述金屬層使用析出於前述不銹鋼板的鍍銅膜。
  14. 一種內藏有元件的基板，使用如申請專利範圍第1或3項所述的內藏有元件之基板的製造方法而製造。
  15. 如申請專利範圍第14項所述的內藏有元件的基板，其中更包括與前述主標記同時形成的如申請專利範圍第2或4項所述的前述副標記。
  16. 如申請專利範圍第14或15項所述的內藏有元件的基板， 其中更包括與前述主標記同時形成的如申請專利範圍第5項所述的前述台座。
  17. 如申請專利範圍第14至16項中任一項所述的內藏有元件的基板，其中更包括如申請專利範圍第6項所述的前述內電路基板。
TW101134094A 2011-10-31 2012-09-18 Method of manufacturing substrate with built-in element and substrate with built-in element manufactured by the method TWI593064B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/075059 WO2013065099A1 (ja) 2011-10-31 2011-10-31 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Publications (2)

Publication Number Publication Date
TW201334126A true TW201334126A (zh) 2013-08-16
TWI593064B TWI593064B (zh) 2017-07-21

Family

ID=48191495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134094A TWI593064B (zh) 2011-10-31 2012-09-18 Method of manufacturing substrate with built-in element and substrate with built-in element manufactured by the method

Country Status (7)

Country Link
US (1) US9526182B2 (zh)
EP (1) EP2775808A4 (zh)
JP (1) JP5698377B2 (zh)
KR (1) KR20140089385A (zh)
CN (1) CN104025728A (zh)
TW (1) TWI593064B (zh)
WO (1) WO2013065099A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630665B (zh) * 2017-06-20 2018-07-21 恆勁科技股份有限公司 製作晶片封裝結構之方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
CN104394665B (zh) * 2014-10-15 2017-11-28 上海美维电子有限公司 超薄印刷线路板的制作方法及超薄印刷线路板
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
JP6838528B2 (ja) * 2017-08-31 2021-03-03 日亜化学工業株式会社 基板の製造方法と発光装置の製造方法
CN108040425B (zh) * 2017-12-14 2019-09-20 广东长盈精密技术有限公司 电子设备及其电路板
CN111341713A (zh) * 2018-12-18 2020-06-26 中芯集成电路（宁波）有限公司 一种封装方法和封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
FI20040592L (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI20041680L (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
WO2009147936A1 (ja) 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
JP2011210912A (ja) * 2010-03-30 2011-10-20 Hitachi Ltd 多層プリント配線板の加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630665B (zh) * 2017-06-20 2018-07-21 恆勁科技股份有限公司 製作晶片封裝結構之方法

Also Published As

Publication number Publication date
EP2775808A1 (en) 2014-09-10
EP2775808A4 (en) 2015-05-27
JPWO2013065099A1 (ja) 2015-04-02
JP5698377B2 (ja) 2015-04-08
KR20140089385A (ko) 2014-07-14
WO2013065099A1 (ja) 2013-05-10
CN104025728A (zh) 2014-09-03
TWI593064B (zh) 2017-07-21
US9526182B2 (en) 2016-12-20
US20140347835A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
TWI593064B (zh) Method of manufacturing substrate with built-in element and substrate with built-in element manufactured by the method
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US8613136B2 (en) Method of manufacturing printed wiring board with built-in electronic component
TWI466610B (zh) 封裝結構及其製作方法
WO2014104328A1 (ja) 支持基板付き積層体とその製造方法及び多層配線基板の製造方法
US10477682B2 (en) Printed wiring board and method for manufacturing the same
TWI549582B (zh) A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method
EP2624672A1 (en) Method for manufacturing substrate with built-in component, and substrate with built-in component manufactured using the method
US9433106B2 (en) Method for manufacturing printed wiring board
JP2012234937A (ja) リジッドフレキシブルプリント配線板及びその製造方法
JP2012204749A (ja) リジッドフレキシブルプリント配線板及びその製造方法
JP6332665B2 (ja) 多層配線基板の製造方法
JP2007115855A (ja) 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP2013051325A (ja) リジッドフレキシブルプリント配線板の製造方法
JP2019121765A (ja) プリント配線板およびその製造方法
JP2014116485A (ja) 多層配線基板の製造方法
JP2019161104A (ja) プリント配線板およびその製造方法
JP2006351839A (ja) 多層配線用基材、多層配線板およびそれらの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees