TW200832528A - Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication - Google Patents

Description

200832528 九、發明說明： 【發明所屬之技術領域】 本發明的各具體實施例大體上係關於製造電晶體閘極的 方法，且更明確地說，係關於製造含有包括矽化鈷之導電 元件的閘極，以及相關聯的結構。明確地說，本發明的具 體實施例係關於在製造矽化鈷特徵之前先完成高溫製程 (例如製造電晶體的隆起源極區與汲極區）的方法及相關聯 的結構。

【先前技術】 電晶體閘極係用在各種不同類型的半導體裝置之中 已 經有數種不同類型的導電材料被用㈣成電晶冑問極的元 件或線路。矽化鎢便係此一導電材料的一範例，並且被普 遍用在運用現代技術的半導體裝置之中。 隨著半導體裝置結構的特徵維度縮小，本文中所使用的 材料的限制會變得更為突顯。舉例來說，在約55 nm及更 小的線寬處，矽化鎢（WSix)的體電阻會提高至約175 ^卩至 約250 μΩ。此體電阻量值並不樂見，因為其會降低導電線 發射電信號的速率並且可能會導致—半導體裝置的導電線 ，其他元件被加熱至可能會負面影響該半導體裝置之效 邊、結構完整性以及可靠度的溫度處。 二矽化鈷（Cosy的體電阻遠小於矽化鎢（舉例來說，約 ^石夕化鶴之體電阻的十分之—甚至更小），但是當曝露在 尚溫處時（如在眾多半導體裝置製程期間所遭遇到的溫幻 卻無法保持其品質。舉例來，氣 貝羋例术也，為在特定類型電晶體（例 127404.doc 200832528 如動態隨機存取記憶體（DRAM)裝置以及NAND快閃記憶 體裝置）的電晶體閘極旁邊形成”隆起的也就是，和閘極 氧化物具有相同高度或更高高度）源極區與汲極區所需要 的蠢晶製程便會需要用到9〇〇〇c甚至更高的溫度。因為二 石夕化始之相對較低熱穩定性的關係，其便無 法配合習知技 術在完成所有高溫製程之前先製造導電元件之具有隆起源 極區與 >及極區或其他結構的電晶體之中。 據此’便需要一種製程來幫助使用較低體阻的導電材料 來製造具有較小特徵維度的半導體裝置的導電特徵，以及 具有由低體阻材料所形成之導電特徵的半導體裝置結構。 【發明内容】 於一具體實施例中，本發明包括用於製造半導體裝置之 電晶體閘極或”字線”的方法。此一方法包括使用一犧牲材 料作為佔位體（place-holder)，直到已經完成高溫製程為 止。以一特定但非限制性的範例來說，該犧牲材料可充當 一電晶體閘極的侧壁間隔體之間的佔位體，直到使用高溫 磊晶沈積製程來形成該電晶體閘極兩側旁邊的隆起源極區 與汲極區以後為止。一旦已經實施高溫製程之後，便可以 移除該犧牲材料並且利用矽化鈷來取代。 根據另一具體實施例，本發明包括含有矽化鈷導電特徵 的結構。此一結構的其中一非限制性範例為一半導體裝置 (例如DRAM裝置、NAND快閃記憶體裝置）的電晶體以及 包括隆起源極區與汲極區的任何其他電晶體，以及包括此 等結構的半導體裝置。 127404.doc 200832528 包括具有犧牲材料之電晶體閘極結構或是在其側壁間隔 體的上部之間包括一間隙的中間半導體裝置結構的具體實 施例同樣係落在本發明的範疇内。 一習本技術的人士經由後面說明、附圖以及隨附申請專 利範圍的討論便可明白本發明的其他特徵以及優點。 【實施方式】 圖1至24顯示用於製造一具有包括矽化鈷之導電元件的 電晶體閘極的方法的其中一具體實施例。

圖1中描述一包括一半導體基板12的半導體裝置結構 10，其具有一作用表面14以及被形成或製造（藉由本技術 中已知的任何合宜方式）在作用表面14之上或之中的隔離 結構16(舉例來說，淺溝槽隔離（STI)結構等）。 如圖2中所示，藉由已知製程在作用表面14上方形成一 閘極氧化物18。如圖3中所示，接著藉由任何已知製程（舉 例來說，化學汽相沈積（CVD)等）在閘極氧化物以與作用表 面14上方沈積一多晶矽層2〇。 而後，如圖4中所示，在多晶矽層2〇之上或上方形成一 石夕化钽（TaSi2)層30。可以藉由本技術中任何合宜的製程來 形成矽化鈕層30，其包含（但並不限於）物理汽相沈積 (PVD)製程（舉例來說，濺鍍）。不限制本發明的範嘴，石夕 化鈕層30可以形成具有約2〇〇A至約3〇〇A的厚度。 接著便會在矽化鈕層30之上或上方形成一石^層仞，如圖 5中所示。可以利用任何適宜的已知製程（舉例來說，⑽ 來形成石夕層40’其可能包括非晶石夕或"a_Si·，。藉由非限制 127404.doc 200832528 性範例來說，梦層4 0的厚度可能為約3 0 0入至約6 0 0人。 一旦已經形成由矽化钽層30與矽層40所形成的”堆疊"35 之後，便可以植入氮氣穿透矽層40且進入矽化钽層30之 中，如圖6中所示。可以藉由已知的製程來施行此植入， 例如在15 KeV，密度為5χ1015(或5Ε15)個粒子/cm2處所施 行的N14+植入製程（也就是，施行N14+ 5E15 15 KeV植入製 程）。 如圖7所示，一旦完成氮氣植入之

的曝露表面42之上形成一薄氧化物層50。舉例來說，但並 不限制本發明之範疇，薄氧化物層5〇的厚度可能約3〇人。 任何已知製程（舉例來說，高溫氧化（HT〇)、就地蒸汽產生 (ISSG)氧化物等等）均可用來在矽層4〇的曝露表面42之上形 成（舉例來說，成長、沈積等等）薄氧化物層5〇。 如圖8中所示，可以在氧化物層5〇之上或上方形成一"犧 牲層60”。犧牲層60可能包括11摻雜多晶矽、氮化矽或是任 何其他合宜材料，並且可利用合宜的已知製程（舉例來 既，CVD等）來形成。犧牲層60的厚度可能約為UOOA。 接著便可以形成個別的閘極堆疊65，如圖9與10中所 示。在形成個別閘極堆疊65中，藉由已知的製程移除犧牲 ，60、氧化物層5〇、矽層4〇、石夕化物層及多晶石夕層之 部分。舉例來說’可以藉由已知的製程(參見圖9)在犧牲層 或上方形成一遮罩7〇(舉例來說，碳型（舉例來說， 透:碳）遮罩、硬遮罩、光罩等”，接㈣遮罩便會充當 一精以施行材料移除的圖案。舉例來說，可以在提供所需 127404.doc 200832528 結果（舉例來說，高寬比、侧壁形狀及方位等等）的製程條 件下使用一或多種合宜的蝕刻劑（舉例來說，乾式蝕刻劑） 來移除層60、50、40、30以及20的材料。層6〇的材料可以 經由遮罩70的孔徑72而被移除，同時可以經由遮罩7〇中的 孔徑72及/或經由移除下層的材料時形成在一或多個上層 60、50、40、30之中的開口來移除每一個下層5〇、、 30、20的材料。 /考圖目中會藉由已知的製程在每一個閘極堆 疊65的橫邊67之上形成側壁間隔體85。舉例來說，如圖u 中所示，可以在半導體裝置結構1〇上方形成（舉例來說， 毯覆性沈積）一合宜的介電材料層8〇，也就是，相對於犧 牲層60的剩餘部分60r(圖8與9)的材料可被 材料（舉例來說，在多晶砍犧牲層60情況中的氣2 = 化矽等等；在氮化矽犧牲層60情況中的藉由分解四乙基矽 酸鹽（TEOS)所形成的氧化石夕間隔體）。而後，如圖中所 示，可以施行合宜、已知類型的間隔㈣刻，用以從層⑼ 之中位於閘極堆#65之橫邊67的橫向旁邊的部分處來界定 側壁間隔體85。 接著’如圖13中所示’可以在層18之中從相鄰的側壁間 隔體叫圖⑺之間所曝露的區域18e(圖12)處移除閘極氧化 物層㈣材料，用以形成個別的閘極氧化物18〇結構。可 以藉由已知的製程來施行閘極氧化物層18的區域…的材 料之移除’例如’以高於犧牲層60之剩餘部分*(圖8與” 以及侧壁間隔體85的材料料之選擇性的餘刻劑來移除閘極 127404.doc 200832528 氧化物層18的材料。在移除閘極氧化物層18的曝露部分 時，便會曝露基板12之中於橫向方向中位於閘極堆疊65之 間的作用表面14部分。 接著，便可在相鄰的閘極堆疊65之間，於基板12之作用 表面14的新曝露區域之上或之中分別形成源極區7丨與汲極 區73，如圖14說明。可以藉由已知的製程來形成源極區71 與沒極區73，其包含，但並不受限於沈積、遮蔽以及蝕刻 製程’用以從非所需的位置處移除矽。不限制本發明之範 ’’可以使用已知的磊晶製程來形成突出自基板丨2之作用 表面14的源極區71與汲極區73或是相對於基板12之作用表 面14為隆起的源極區71與沒極區73。 接著，便可以形成一介電層〗00，以填充相鄰的閘極堆 S 65之間的空間，如圖J 5中所示。可以藉由已知的製程 (舉例來說，CVD、旋塗式玻璃等等）來形成介電層1〇〇,其 可能包括一摻雜二氧化矽或是玻璃（舉例來說，硼磷矽酸 鹽玻璃（BPSG)、磷矽酸鹽玻璃（PSG)、硼矽酸鹽玻璃（bsg) 等等）。 所生成的介電層1〇〇之中高度超過閘極堆疊65之最上方 表面68(舉例來說，犧牲層6〇的剩餘部分6〇r的頂表面以）的 區域H)2可以被移除，#圖16中所示。可以藉由已知的製 程來實行區域102的材料移除。此一製程的一範例為化學 機械拋光(CMP)。該CMP製程可經組態用以快過閘極堆： 65之曝露材料（舉例來說，犧牲層的之剩餘部分⑽〖的多2 石夕（圖8與9))被移除的速率來移除介電層_的材料 127404.doc 200832528 以高於閘極堆疊65之曝露材料的”選擇性"來移除介電層 100的材料。舉例來說，可以使用所謂的”矽止動（st〇p_〇n_ silicon，SOS)n拋光製程。 倘若在犧牲層6 〇之剩餘部分6 〇 r的頂表面6 4之上存在因 磊晶沈積製程而產生的任何矽的話，便可以藉由任何已知 的e且製程（例如濕式蝕刻）來移除其（舉例來說，經過分時 處理用以移除約300A的材料）。 旦經由介電層100曝露犧牲層60的剩餘部分6〇『（圖8與 9)且在剩餘部分6心的上表面64上存在任何矽時，便可以移 除犧牲層60的剩餘部分60r，如圖17中所示。可以藉由已 知的製程來移除剩餘部分6〇r(圖16)。藉由非限制性範例來 說，可以使用蝕刻劑來移除剩餘部分6〇r(舉例來說，在用 於移除多晶矽的乾式製程之氫氧化四甲銨（TMAH)等），其 會以高於介電層1〇〇及側壁間隔體的材料的選擇性來移除 犧牲層60的材料（舉例來說，多晶矽）。或者，可以經由一 遮罩來移除該等剩餘部分6〇r(圖中並未顯示）。 亦可以移除薄氧化物層5〇的剩餘部分50r(參見圖8與9)， 如圖18中所示。可以任何合宜的已知製程，並且會以高於 梦層40之剩餘部分撕的N植入…以之選擇性來移除剩餘部 分50r(參見圖8與9)。 而後，如圖19中所示，矽化鈕層3〇的剩餘部分3〇r(參見 圖8乂、9)便可經由新曝露的石夕層4〇之剩餘部分偷（參見圖8 與9)而再度接受氮氣植入製程。不限制本發明的範嘴，可 以運用已知的Nl4+ 5E15 b KeV植入製程。此植入可用來 127404.doc 200832528 改良石夕化组層30的剩餘部分3 Or(圖8與9)的阻障性質。 在製程流程的此時點處，可以藉由任何合宜的預清洗製 耘（舉例來說，使用濕式蝕刻劑）來移除已經形成在矽層40 之剩餘部分40r的曝露表面42上的任何倶生氧化物（參見圖8 與9) 〇 圖20顯示後續連續沈積一鈷層9〇與一鈦層或氮化鈦層 95。可以使用已知的製程來形成鈷層9〇與鈦層95(舉例來 成，化學汽相沈積（CVD)、原子層沈積（alD)、物理汽相 沈積（PVD)(舉例來說，濺鍍等））。當使用低壓濺鍍（ALps) 製程來形成鈷層90時，鈷層90可能會具有良好的梯階覆蓋 率（舉例來說，從該電晶體閘極之最大關鍵維度（CD)上約 80%底部梯階覆蓋率至該電晶體閘極之最小CD上約6〇%底 邛梯P自後蓋率）。鈦層或氮化鈦層95會在後續的處理期間 防止銘層90遭到氧化。 在已經形成姑層90以及鈦層或氮化鈦層95之後，便可以 使用合宜已知的快速熱處理（RTp)技術來退火鈷層9〇之中 位於矽層40的剩餘部分4〇τ(參見圖8與9)旁邊且相接觸的部 分’如圖21中所示。不限制本發明之範疇，可以在氮氣 (N2)% i兄中’在約45〇。〇至約55〇〇c的溫度處施行KRTp(亦 可稱為”第一RTP”或”第一退火”）約三十秒之持續時間。該 RTP的結果便係單矽化鈷（C〇Si) 92，在本文中亦稱為"石夕化 鈷，丨。 一旦進行退火之後，便可以移除或，，剝離"鈦層95以及鈷 層90的未反應區9〇u(參見圖21)，如圖22中所示。可以使用 127404.doc -12- 200832528 已知的移除製程（舉例來說，蝕刻製程等）。以一非限制性 範例為例，可以在所謂的”食人魚（Piranha)，，環境中（舉例來 說，溫度約90 °C，持續時間約90秒），利用熱硫酸（舉例來 說，溫度約90°C至約i〇〇°c，持續時間約90秒）或是利用任 何其他合宜的蝕刻劑、剝除劑或是溶劑來移除鈦層95以及 録層90的未反應區9〇u。用來移除未反應區9〇u的製程對鈷 的選擇性會高於矽化鈷。 在已經移除鈦層9 5及始層90的未反應區9〇11(參見圖21) 之後，便可在單矽化鈷92之上實施另一次RTP。此rTP亦 可稱為”第二RTP"或"第二退火"。不限制本發明之範疇， 此RTP可能包括讓單矽化鈷92在約75(rc至約85{rc的溫度 處曝露在氮氣（NO環境中約三十秒之持續時間。結果係二 矽化始（CoSh)，或簡稱為"石夕化結"。 如圖23與24中所示，可以藉由毯覆式沈積一合宜的介電 材料（舉例來說，當由氮化矽來形成側壁間隔體85時的氮 化矽，當侧壁間隔體85包括二氧化矽時的任何合宜層間介 電（ILD)材料、玻璃（舉例來說，BPSG)或是類似的材料等） 層11〇，並且接著移除(舉例來說，藉由CMp、濕式蝕刻製 程等等)層m之中不位於侧壁間隔體85之間的區域來形成 電晶體閘極罩蓋112。 接著便可從相鄰的電晶體閘極69的侧壁間隔體85之間移 除介電層100的剩餘區域或是僅移除其一部分’如圖25中 所不，用以形成使源極區71與汲極區73曝露的接觸孔 105。接著，可以本技術中已知的任何合宜方式來進一步 127404.doc -13- 200832528 處理半導體裝置結構1()(其包含（但並不限於）在源極區71與 及極區73上方开々成接觸插塞（圖中並未顯示）(舉例來說，多 晶矽插塞、鎢質插塞等等）），用以製造完整的半導體裝 置。 繼續參考圖25，從本文所述之製程而造成的電晶體閘極 69可能包含-導電元件，其具有：—多晶♦層1、一厚 度約為2G0A至約3GGA的石夕化组層斯以及一厚度約為3〇〇a 至約60GA的石夕化銘層92。如圖所示，可以在相鄰的電晶體 閘極69之間形成（例如藉由合宜的遮罩與蝕刻製程）一接觸 孔105，用以曝露橫向位於相鄰電晶體閘極69之間的源極 區71或沒極區7 3。 現在參考圖26，圖中所示的係一電子裝置200，其包含 一具有一電晶體閘極的半導體裝置2〇2，該電晶體閘極具 有包括矽化鈷的導電元件。該半導體裝置202可能包括 一記憶體裝置，例如DRAM裝置或NAND快閃記憶體裝 置。包括NAND快閃記憶體的電子裝置2〇〇的範例包括，但 並不受限於：可攜式數位音樂播放器（舉例來說，Mp3、 IPOD®等等）、通用序列匯排流（USB)裝置、移除儲存卡、 蜂巢式電話、相機以及需要不需電力便可保留記憶的其他 電子裝置。 雖然鈾面的說明含有許多明轉細節，不過，該些細節不 應被視為限制本發明的範轉，而僅係解釋某些目前較佳的 具體實施例。同樣地，本發明的其他具體實施例亦可被設 计成不脫離本發明的精神或範齊。不同具體實施例的特徵 127404.doc -14- 200832528 可以組合運用。所以’本發明的料僅由隨附的中請專利 辄圍及其合法等效範圍來表示與限制，而非由前述的說 明。因此’本發明希望涵蓋本文所揭示之落在申請專利範 圍的意義與範相之本發明的所有新增、刪除以及修正。 【圖式簡單說明】 在圖式中描述本發明不同態樣的各項特徵： 圖1至24描述用於製造一半導體裝置結構的電晶體的製 程的具體實施例，其中該電晶體的閘極包括一至少部分由 矽化鈷所構成的導電元件，其中圖丨說明製造中的半導體 裝置結構之區段，圖2至5顯示製造中的半導體裝置結構的 放大、4較小區段，而圖6至24描述製造中的半導體裝置結 構的更進一步放大、較小區段； 圖25說明一包括一電晶體的半導體裝置結構的具體實施 例，該電晶體的閘極包括一至少部分由石夕化鈷所構成的導 電元件；以及 圖26係一包括一具有一或多個電晶體的半導體裝置的電 子裝置的具體實施例的概略代表圖，該等電晶體的電晶體 閘極包括具有石夕化姑的導電元件。 【主要元件符號說明】 10 半導體裝置結構 12 半導體基板 14 作用表面 16 隔離結構 18 閘極氧化物（層） 127404.doc -15- 200832528 18e 閘極氧化物層曝露區 18ο 閘極氧化物 20 多晶矽層 20r 多晶碎層 30 矽化鈕層 30r 矽化钽層 35 堆疊 40 矽層 40r 矽層剩餘部分 42 曝露表面 50 薄氧化物層 50r 薄氧化物層剩餘部分 60 犧牲層 60r 犧牲層剩餘部分 64 頂表面 65 閘極堆疊 67 橫邊 68 閘極堆疊最上方表面 69 電晶體閘極 70 遮罩 71 源極區 72 孔徑 73 >及極區 80 介電材料層 127404.doc 16· 200832528 85 侧壁間隔體 90 始層 90u 始層的未反應區 92 單矽化鈷 95 鈦層或氮化鈦層 100 介電層 102 區域 105 接觸孔 110 介電材料層 112 電晶體閘極罩蓋 200 電子裝置 202 半導體裝置 127404.doc -17-

Claims (1)

1. 200832528 十、申請專利範圍： 1. -種製造一記憶體裝置之電晶體閘極的方法，其包括利 用石夕化始來製造該電晶體閘極之導電元件的至少一部 分0 2·如請求⑹的方法，其中會在運用約9〇〇〇c或以上製程溫 度的所有製程之後來施行製造動作。 3·如請求項1之方法，其中該製造動作包括：

   移除該電晶體閘極之侧壁間隔體之間的一犧牲材料； 以及以石夕化鈷來取代該犧牲材料。 4. 如請求項3的方法’其中移除包括曝露該等侧壁間隔體 之間的石夕。 5. 如請求項4的方法’其中取代包括在該等侧壁間隔體之 間引入钻。 6. 如請求項5的方法’其中取代進一步包括退火該鈷與該 石夕。 7.

   8. 如睛求項6的方法， 一退火中形成矽化鈷 如請求項7的方法，罩蓋。 其中退火包括一第一退火，於該第 〇 其進一步包括在該始的上方提供一 如月求項8的方法，其中提供該罩蓋包括在該鈷的上方 提供一包括鈦或氮化鈦的罩蓋。 月求項8的方法，其中在該罩蓋位於正確位置處時來 施行該第一退火。 11·如請求項10的方法，其進一步包括在該第一退火之後移 127404.doc 200832528 除該罩蓋。 其進*步包括*^6:卜卜 栝在一弟二退火之中額 用以形成二矽化鈷。 其中在移除該罩蓋之後來施行該第 14·如明求項7的方法，其中退火還包括一 第二退火中形成二矽化鈷。 15 ·如請求項i的方法，其包括：

   在一半導體基板之上形成一閘極氧化物； 在該閘極氧化物上方佈置包括導電材料的至少一層； 在包括導電材料的該至少一層上方佈置矽； 曰 在包括導電材料的該至少一層上方佈置一犧牲層； 移除部分該犧牲層、該矽以及包括導電材料的該至少 一層，用以形成至少一閘極堆疊； 在該至少一閘極堆疊的橫邊上形成側壁間隔體；

   12·如請求項11的方法， 外退火該鈷與該矽， 13·如請求項12的方法， 二退火。 第二退火，於該 在該至少一閘極堆疊每一側之上的側壁間隔體旁邊植 入主動裝置區； 在該等主動裝置區上方形成一介電層； 移除該犧牲層的剩餘部分； 在該等側壁間隔體之間引入矽化鈷；以及 在該矽化鈷上方形成一閘極罩蓋。 16·如清求項15的方法，其中佈置包括導電材料的至少一層 包括：在該閘極氧化物上方形成一包括多晶秒及石夕化组 中至少一者的層。 127404.doc 200832528 17. 如請求項16的方法，直 ^ y a 7成^括··在該閘極氧化物上 方开> 成一包括多晶石夕的層 _ ^ ^ 曰以及在该包括多晶矽的層的 上方形成一包括矽化鈕的層。 18. =f求項17的方法，其中形成包括石夕化组的該層包括： 形成—厚度約200A至約3〇〇A之包括石夕化紐的層。 19 ·如晴求項17的方法，豆一 ，、進一 v包括利用氮氣物種來植入 包括矽化鈕的該層。 2〇·=求項19的方法’其中在移除該犧牲層的剩餘部分之 後利用該矽來施行植入。 21 如凊求項15的方法，並中佑 ，、中佈置矽包括··形成一包括非晶 矽的層。 个开日日 22 ·如睛求項15的方法，並中 长，、Τ佈置矽包括··提供一包括矽且 厚度約300Α至約600Α的膜。 2 3 ·如睛求項15的方法，1由德 /、中佈置該犧牲層包括：佈置一厚 度約為ι,οοοΑ的犧牲層。 24.如請求項15的方法， ^ ^ Τ扠供主動裝置區包括：磊晶沈 積>5夕。 25·如請求項15之方法，其進一步包括·· W “ ；1電層，用以曝露該犧牲層的該等剩餘部 分。 26·如請求項15之方法，其進一步包括： 在進行佈置該犧牲層之前先於該石夕的上方形成一薄氧 化物層。 月求項26的方法’其中形成該薄氧化物層包括：形成 127404.doc 200832528 一厚度約為30A的薄氧化物層。 28·如請求項26之方法，其進一步包括： 在移除该犧牲層的与r望^ 的该4剩餘部分之後移除該薄氧化物 層。 29·如請求項15的方法，i φ A ^ T在該等側壁間隔體之間引入矽 化鈷包括： - 提供一包括接觸於該矽的鈷的膜；以及 退火該鈷與該矽。 鲁30.如請求項29之方法，其進一步包括： 在包括銘的該膜的上方提供-包括鈦或氮化鈦的膜。 31.如請求項3〇的方法，其中退火包括：在包括鈦或氮化鈦 的該膜位於正確位置處時來施行—第—退火，該第一退 火形成CoSi。 32·如睛求項31之方法，其進一步包括： 在該第一退火之後移除包括鈦或氮化鈦的該膜。 籲 33·如請求項32之方法，其進一步包括： 在移除包括鈦或氮化鈦的該膜之後實施一第二退火， δ亥弟一退火形成c〇Si2。 ‘ 34.如請求項33的方法，其中實施該第二退火產生一包括 • CoSi2且厚度約300A至約600A的層。 35· —種包括至少一電晶體的半導體裝置，其電晶體閘極包 括一含有石夕化録的導電元件。 3 6·如凊求項35的半導體裝置，其中該至少一電晶體包括位 於該電晶體閘極兩側旁邊的隆起源極區與汲極區。 127404.doc 200832528 37.如請求項35的半導體裝置，其中該導電元件還包括位於 該矽化鈷下面的矽化鈕。 38·如請求項37的半導體裝置，其中該矽化鈕的厚度約2〇〇a 至約300人。 39.如請求項37的半導體裝置，其中該矽化鈷的厚度約3〇〇a ' 至約600A。 • 40·如請求項37的半導體裝置，其中該導電元件亦包括位於 該矽化鈕下面的導電性摻雜多晶矽。 籲 41·如請求項35的半導體裝置，其包括動態隨機存取記憶 體。 42·如請求項35的半導體裝置，其包括一 NAND快閃記憶體 裝置。 43. —種半導體裝置結構的中間電晶體結構，其包括： 一部分形成的電晶體閘極，其包括： 一對側壁間隔體； 0 —部分形成的導電元件，其係位於該等側壁間隔體 的下部部分之間；以及 位於該部为形成導電元件上方以及該等側壁間隔體 - 的上部部分之間的一犧牲材料或一間隙。 . 44·如請求項43之中間電晶體結構，其進一步包括： 一閘極氧化物，其上存在該部分形成的電晶體閘極。 45·如請求項44之中間電晶體結構，其進一步包括： 一位於該電晶體閘極的第一侧旁邊的隆起源極；以及 一位於該電晶體閘極的第二側旁邊的隆起汲極。 127404.doc