[go: up one dir, main page]

TW200824007A - Stressed field effect transistor and methods for its fabrication - Google Patents

Stressed field effect transistor and methods for its fabrication Download PDF

Info

Publication number
TW200824007A
TW200824007A TW096135865A TW96135865A TW200824007A TW 200824007 A TW200824007 A TW 200824007A TW 096135865 A TW096135865 A TW 096135865A TW 96135865 A TW96135865 A TW 96135865A TW 200824007 A TW200824007 A TW 200824007A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
germanium
gate electrode
region
Prior art date
Application number
TW096135865A
Other languages
English (en)
Other versions
TWI446453B (zh
Inventor
Andrew M Waite
Scott Luning
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200824007A publication Critical patent/TW200824007A/zh
Application granted granted Critical
Publication of TWI446453B publication Critical patent/TWI446453B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200824007 : 九、發明說明： 【發明所屬之技術領域】 本發明大體上係關於受應力之場效電晶體以及其製造 方法，且更詳言之，係關於嵌入之矽鍺受應力之場效電晶 體以及其製造方法。 【先前技術】 大多數現今積體電路（integrated circuit，1C)係藉由使 用多個相互連接的場效電晶體(field effect transistor，FET) ⑩而實施，該場效電晶體也稱為金屬氧化物半導體場效電晶 體（metal oxide semiconductor field effect transistor j MOSFET)，或者簡稱為MOS電晶體。FET包含閘電極作 為控制電極、及分隔開之源極和汲極電極，該源極和汲極 電極之間能流過電流。施加至該閘電極之控制電壓控制電 流流過該源極和汲極電極之間之通道。 FET之增益，通常由互導（transconductance)(gm)所定 書義，係與電晶體通道中之主要載子之移動率（mobility)成比 例。MOS電晶體之電流載送能力係與互導乘以該通道之寬 度除以該通道之長度（gmW/.I)成比例。FET通常製造於具有 (100)晶面方向（crystallographic surface orientation)之梦基 板上，其為矽技術上所習知。對於此方向與許多其它的方 向，電洞（於P通道FET(PFET)中之主要載子）之移動率1 能藉由對該通道施加壓縮縱向應力而增加。壓縮縱向應力 能施加於談FET之通道，其係藉由嵌入擴張材料（如假晶 (pseudomorphic)SiGe)於該矽基板中在該電晶體通道之端 5 94103 200824007 部而達成（例如，見IEEE電子裝置文獻（IEEE Electron Device Letters)第 25 卷，第 4 冊，第 191 頁，2004 年）。矽鍺 (SiGe)晶體的晶格常數大於矽晶體的晶格常數，所以嵌入 之SiGe之存在導致矽基體（matrix)之變形，因而壓縮 (compress)該通道區域中之矽。雖然若干技術對嵌入SiGe 為已知以提高於ΡΙΈΤ中的主要載子電洞之移動率，但是 尚沒有任何技術用嵌入的矽鍺達到可能得到的增加移動 率。 因此，希望提供一種場效電晶體具有提升的主要載子 通道移動率。另外，希望提供一種製造具有提升的電洞移 動率之P通道場效電晶體的方法。此外，由接下來的詳細 說明與附加的申請專利範圍，並結合所附的圖式與前述技 術領域及先前技術，本發明之其它所希望的特性與特徵將 變得清楚。 【發明内容】 本發明提供一種具有提升主要載子移動率之受應力之 場效電.晶體。該受應力之場效電晶體包括梦基板’在該砍 基板上覆有閘極絕緣體。閘電極覆於該閘極絕緣體上，並 且於該閘電極下方之矽基板中定義通道區域。具有第一厚 度之第一矽鍺區域嵌入於該矽基板中，並接觸該通道區 域。具有大於該第一厚度之第二厚度的第二矽鍺區域也嵌 入該矽基板中，並且與該通道區域分隔開。 本發明提供具有提升主要載子移動率之受應力之場效 電晶體的製造方法。該方法包括形成絕緣體上覆矽基板 94103 200824007 : (silicon on insulator substrate)，該基板包括位在石夕基板上 之絕緣體層上之梦層。形成閘電極覆於該梦層上。第一未 摻雜矽鍺層以磊晶方式嵌入該矽層中，並且對齊該閘電 極。第二雜質摻雜矽鍺層以磊晶方式嵌入該矽層中，並與 該閘電極分隔開。 【實施方式】 以下詳細說明僅為例示性質，並不欲限制本發明或本 發明之應用和使用。另外，無意由任何在前面的技術領域、 ®先前技術、發明内容或以下的實施方式中所提出之明示或 暗示的理論來束缚本發明。 第1圖示意地顯示根據本發明之一個實施例之場效電 晶體(FET)20(特別是P通道FET(PFET))之剖面圖。FET20 包含矽基板22,該矽基板22具有閘極絕緣體23形成於談 基板表面。閘電極24覆於該閘極絕緣體23上。該閘電極 定義在該基板表面並位於該閘電極下方之電晶體通道26 馨之位置。較佳未摻雜梦鍺（SiGe)之淺區域28被嵌入該矽基 板中且相當接近該電晶體通道之邊緣。較佳原位(in situ) 雜質摻雜SiGe之較深區域30被嵌入該矽基板中於與該通 道區域更分隔開的位置。該二個嵌入之SiGe區域共同給予 單轴（uniaxial)壓縮應力於該通道區域26，如箭頭32所表 示，該壓縮應力提升於該通道中之主要載子電洞之移動 率。該淺的嵌入石夕鍺區域將之該應力引發材料（stress inducing material)定位於相當接近該通道區域，但因為此 矽鍺區域係未被摻雜，因此沒有硼摻雜物侵入延伸區之不 7 94103 200824007 -利的影響’並因此降低裝置短通道效能。該較深的嵌入矽 錯區域有效地對通道區域施加應力；該雜質摻雜係與該通 道刀隔開’並因此避免通道侵入（channei encroachment)， 以及該雜質摻雜用來形成該電晶體之源極34與汲極36。 使用選擇性生長磊晶SiGe(其於原位摻雜有硼，舉例而言， 藉由添加如二硼烷（diborane)之雜質摻雜氣體至磊晶生長 反應物中）省去離子植入步驟。該於原位雜質掺雜省去製程 步驟’但是應變保留係於原位摻雜之更重要的優點。應變 ⑩SiGe區域之離子植入具有導致於siGe區域中應變之鬆弛 之不利的影響。於該嵌入區域中應變之鬆弛劣化由該嵌入 之應變引發區域所達成之移動率提升。由於該源極與汲極 區域之於原位摻雜，因此免除了對這些區域進行離子植入 之需要’並且保留了與該些嵌入區域相關之應變。按照本 發明之實施例，於PFET的通道中之載子之移動率係由淺 的緊鄰未掺雜SiGe區域與由較深的原位摻雜§iGe區域之 籲結合效果而提升，該淺的緊鄰未摻雜SiGe區域定位成相當 對齊該閘電極，而該較深的原位摻雜SiGe區域係由源極/ 汲極離子植入而鬆弛。如下更完全說明，PFET 20能形成 於塊體（bulk)矽區域中、在絕緣體上覆薄矽層（thin siliconlayer on insulator，SOI)中、或者於支撐該 S0I 之該 基板中。 第2至13圖示意地顯示根據本發明之實施例之受應力 之P通道場效電晶體40之製造方法步驟之剖面圖。製造 場效電晶體之各種步驟係眾所週知，因此為了簡潔之目 8 94103 200824007 : 的，許多習知步驟於此僅會簡單論述或將其全部省略而不 提供策所週知的製程細節。PFET 40能為積體電路的一部 分，該積體電路包括大量的PFET以及N通道FET(NFET)， 雖然於此例示的實施例中僅顯示了單一場效電晶體。其它 用於該積體電路中之電晶體能包含受應力以及未受應力之 電晶體。 如第2圖中所示，根據本發明之實施例之受應力之 FET 40之製造從提供半導體基板42開始。該半導體基板 _較佳為單晶矽基板，其中此處所使用之用語“矽基板”包含 典型使用於半導體工業之相當純的矽材料。矽基板42可能 為塊體矽晶圓、或者如此所顯示的（但不限於此）為SOI晶 圓，該SOI晶圓包含於絕緣層46上之薄矽層44，該絕緣 層46依序由矽載體晶圓48所支撐。較佳該矽晶圓具有（100) 或（110)方向。該薄層44之厚度視被實施之積體電路之類 型而定，舉例而言，該厚度可為大約50至120奈米（nm)。 •該薄矽層44之顯示部分50係摻雜有N型雜質摻雜物。該 部分50能被摻雜至適當的導電率（conductivity)，例如，藉 由離子植入。形成淺溝槽隔離（Shallow Trench Isolation， STI)52以使個別裝置彼此電性隔離。如眾所週知，能使用 許多製程以形成STI 52，所以該些製程於此不須詳加論 述。一般而言，STI包含淺溝槽，該淺溝槽被蝕刻至該半 導體基板之表面中，並且該淺溝槽隨後被填入有絕緣材 料。該SI! 52較佳延伸穿過該薄矽層之厚度至下方之絕 緣體46。在該溝槽被填入有絕緣材料後，該表面通常用例 94103 200824007 如化學機械平坦化（Chemical Mechanical Planarization， CMP)製程而平坦化。/ 該方法繼續如第3圖中所顯示，根據本發明之一實施 例，形成閘極絕緣體54在砍層44之表面5 6。閘極絕緣體 54可能為氧化矽、高介電常數絕緣材料、或類似物，並且 能具有例如大約1至5nm之厚度，雖然某些裝置將需要較 薄或較厚的閘極絕緣體與/或由相同或不同的材料之多層 形成之閘極絕緣體。較佳閘極絕緣體54是由矽層44之熱 _氧化作用而形成之二氧化矽。或者，閘極絕緣體54可能由 化學氣相沉積（Chemical Vapor Deposition，CVD)或化學氣 相沉積之變化之其中一者例如低壓化學氣相沉積（Low Pressure Chemical Vapor Deposition，LPCVD)、電漿增強化 學氣相沉積（Plasma Enhanced Chemical Vapor Deposition， PECVD)、或類似者所形成。該閘極絕緣體層形成後，接 著沉積閘電極开少成材料層58與蓋層（capping layer)60。較 •佳該閘電極形成材料是未摻雜之多晶矽，其係由CVD沉 積至大約100奈米的厚度，而該蓋層是由LPCVD沉積之 氮化矽至大約30奈米的厚度。能例如藉由矽烷（SiH4)之還 原而沉積該多晶矽，以及能例如藉由二氯矽烷（SiH2Cl2)與 氨之反應而沉積該氮化矽。 該方法繼續由圖案化閘電極形成材料層58與蓋層60 而形成閘電極62，如第4圖中所顯示。此二層能使甩習知 的光學微影與蝕刻技術而圖案化和蝕刻。例如，能藉由使 用C1或HBr/02化學作用之電漿蝕刻而蝕刻談多晶矽層， 10 94103 200824007 :广:門使二CHF3、CL或SF6化學作用而電漿蝕刻該氮化 =以生長溥二氧化石夕層66。該薄二氧化石夕層能為3至4 :2廿並、用-以㈣在該閑電極62之基底之薄間極氧化物 故、，、’刀隔該夕晶矽與隨後步驟中待沉積之各層。 極62定義該FET之通道區域68丨在該閑電極 矽層44之一部分。 落焉 依據本發明之-個實施例之方法繼續如第5圖所示， 在該^極62之侧壁64上形成可棄式（dispGsabie)側壁間 隔件。藉由沉積譬如氮化石夕層之側壁形成材料層7〇而在 電極62上形成侧壁間隔件。能藉由LpcVD沉積例如大約 8至18奈米厚度之氮切，係沉積在剩餘部分之蓋声6 與薄二氧化矽層66上。 ^ 可棄式側壁間隔件72之形成係如第6圖所顯示，其藉 由反應性離子㈣（RIE)之非等向性_層7Ό而形成^ 肇‘MB留下具有大約7至15奈米厚度之側壁間隔件U於該 閘電極62之侧上。該侧壁間隔件、蓋層6〇與sti 52用^ 為蝕刻遮罩，以及凹槽74被蝕刻入該薄矽層44之表面中。 該些凹槽係藉由使用HBr/〇2與.〇化學作用之電漿蝕刻而 蝕刻至大約40奈米之深度。該些凹槽係被蝕刻於將要成為 該場效電晶體之源極與汲極區域中。該些凹槽係自行對齊 該閘電極，並相當接近該通道區域68之端部。該積體電^ 之其它未打算形成凹槽之部分能藉由圖案化之光阻層（未 圖示）而在該電漿钱刻期間被遮罩。 94103 11 200824007 : 該些凹槽74被填入有未摻雜之應力引發材料層76， 如第 7圖中所示。該應力引發材料能為任何假晶 (pseudomorphic)材料，其具有與石夕之晶格常數不同之晶格 常數，並能夠生長於該砍層上。該二種並置（juxtaposed)材 料於晶格常數之差異於主體（host)材料中產生應力。舉例而 言，該應力引發材料可能為單晶矽鍺（SiGe)，其具有大約 10至35原子百分比的鍺，且較佳為大約20至35原子百 分比的鍺。較佳該應力引發材料係藉由選擇性生長製程而 ⑩磊晶生長至足夠填滿該些凹槽之厚度。以選擇性方式磊晶 成長這些材料在矽主體上之方法為眾所週知，並不需要於 此論述。SiGe較矽具有較大的晶格常數，並且壓縮縱向應 力（compressive longitudinal stress)施加到電晶體通道。該 壓縮縱向應力增加於通道中之電洞的移動率，並因此改進 P通道場效電晶體之效能。 第二層可棄式側壁間隔件材料（未顯示），譬如氮化矽 響層，係全面性沉積(blanket deposited)覆於該閘電極結構和 先前生長的矽鍺區域76上。該第二層被非等向性蝕刻以形 成第二可棄式侧壁間隔件78覆於侧壁間隔件72上，如第 8圖所示。侧壁間隔件72加上侧壁間隔件78之結合厚度 較佳是大約23至30奈米。第二凹槽80被電漿蝕刻入該薄 矽層44與SiGe區域76中，使用該蓋層60、侧壁間隔件 78與STI 52作為蝕刻遮罩。如前面所述，該積體電路之 其它未打算形成凹槽之部分於電漿蝕刻期間能藉由圖案化 之光阻層（未顯示）而被遮罩。該電漿蝕刻持續進行直到該 12 94103 200824007 - 凹槽具有至少大约80至100太半沾_产
槽延伸+入*1 〇 〇不水的淥度為止，但是在該凹 子曰k伸疋全牙透該溥矽層44 U 私之前即終止。石夕層44之至小一予相達下方之絕緣體層 之麻卹好“ 夕一缚部分保持於該凹槽80 之底4。該溥剩餘部份將作為核 於後續之應力引發材料之生長，如下LC】eatmg la㈣，用 此自杆赢η 下文说明。凹槽80係因 此自灯對齊間電極60和通道區域料，作 = 通道區域68分隔開。 —乂閘电極60和 =9圖所顯示，依據本發明之實施例，凹槽⑼ 滿有應力引發材料82。如同應力引發材料76,庫力引料 料82能為任何假晶材料，其具衫同於奴晶^常數= 格常數，並能生長於該石夕層上。較佳該應力 二 於應力引發材料76,並且以與應 \材=相同 itm且古言’應力引發材料82可為單晶石夕錯 (SiGe) ’其具有大約1 〇至％盾名·^八 大約2…… 分比的鍺’且較佳為 、' 原子百分比的鍺。該SiGe能生長成至少埴滿 凹槽80之足夠厚产，祐曰土仏m 取主v填滿 bdO2。至3xl〇2。3 硼進行雜質摻雜至大約 1X10至3 10 CH1 3的摻雜濃度範圍。 在SiGe材料82選擇性生長後，側壁間隔件m ”盍層60脫離該裝置’如第1〇圖中所顯示 62與犯52作為離子植人遮罩，硼離子被植人於薄石^ 44、SlGe區域76與SiGe區域82之暴露部分中以形成源 極與没極延伸區與隸植人物（HAL〇 impiam)84。該入 物形成淺的雜質摻雜區域接近該石夕與石夕鍺區域之表面。該 積體電路之未被植人有舊子之部分（譬如ic之咖^ 94103 13 200824007 -分）能用圖案化之光阻層（未顯示）遮罩。 成人所示，另外的氮化石夕層或其它側壁間隔件形 ^電材料(未顯示）係全面性沉積於閘電極62及STI52、 薄石夕層與SiGe蟲晶區域之表面之上。該另外的侧壁間隔件 形成材料層被非等向性蝕刻，舉例 ^ J ^ 口，猎由反應性離子 以在閘電極62之侧壁66上形成持久性 側壁間隔件86。該持久性侧壁間隔件和m μ能用 離子植入遮罩以植入額外的p型 … 鲁Ρ Κ π & s a 摻雜物離子於SiGe 4 82卜再:人地’該IC之該等未接收 卜 雜質離子之部分能由圖案化之光阻層所遮單。接著= 使用此種植入物，則該裝置受到埶退火， 較佳為快速熱退火（Rapid Themal A_ai，咖）:該似 =化任何已騎·子植人，並且導致摻雜物㈣從原位 f區域82擴散出以形成源極區域％和没極區域 | 也能使關壁間隔件86以形成自行對齊之發化物區 域’财化物區域接_源極I域、汲極區域、與 作為第-步驟提供電性接觸至各種裝置區域。 f，石夕化物形成金屬層94,如始、錄、鈦或類似者之^ 被沉積於第U圖之農置結構之表面之上。加熱財化物形 成金屬層以使該金屬與下方之$切鍺反應， 金屬石夕化物電性接觸件96、97，至該源極區域及= 域與間電極，如第13圖所顯示。未與石夕或石夕鍺接觸之全 屬’譬如位於STI52上或侧壁間隔件86上之金不起 94103 14 200824007 :反應，並且隨後能藉由在h2〇2/H2S〇4或hn〇3/hci溶液中 清洗而予以去除。 於前面說明中在蝕刻凹槽8〇與生長深的 ⑽區域之前，先關凹槽74以及生長淺的嵌入siGj 域7 6。如於第i 4至！ δ圖中剖面圖所顯示，依據本發明之 另一實施例，這些方法步驟之順序能夠顛倒。依照本發明 之f實施例，製造PFET⑽之方法開始於如第2至4圖 所,、、.頁不之相同方式。如第14圖所示，譬如氮化♦層之侧壁 間隔件形成材料層170沉積於第4圖之結構上 ； 層應具有大約20至30奈米之厚度。 气化夕 如第15圖所顯示，層17〇被非等向性姓刻以於 極62之邊f上形成侧壁間隔件❿該侧壁間隔件172; STJ 52與盖層6〇 一起用來形成餘刻遮罩，並且凹槽174 被電漿㈣入薄石夕層44之表面中。凹槽174能具有曰至少 80至100不米之冰度，但是在該凹槽延伸整個穿過該薄石夕 層44之厚度至,J達下方之絕緣體層46之前被終止。石夕層44 之至少-薄部分保持於該凹槽之底部。凹槽m因此 對齊閘電極62鱼诵禮F θ Ί 一 …通道&域⑽，但該閘電極62與通道區域 尽度心開，該厚度係取決於侧壁間隔件172之寬 度。 、 豬由运擇性生長譬如SiGe層176之嵌入之應力引發材 料磊晶層而填滿凹梓17451毛材 包括大… \ 35原子百分比的鍺，且更佳包括大約2〇 刀比的鍺。同樣情況，該邮e較佳用棚進行 94103 15 200824007 : 原位雜質摻雜至大約lxl〇2G至3xl02Gcm·3的濃度。層176 可於蠢晶生長該SiGe期間藉由加入例如二烧於反應物 流(reactant flow)而於原位被摻雜。 接著SiGe層176之選擇性磊晶生長，侧壁間隔件172 被移除，而具有厚度少於該侧壁間隔件172之厚度的新侧 壁間隔件178形成於閘電極62之侧壁上。側壁間隔件178 係以與前面所述之侧壁間隔件72相同的方式形成。侧壁間 隔件178能以氮化矽或其他介電材料形成，並且較佳具有 _大約7至15nm之厚度。侧壁間隔件178、蓋層60與STI 52 被用來作為蝕刻遮罩，並且淺凹槽180被電漿蝕刻入SiGe 層176之表面中，如第17圖所示。凹槽180較佳具有大約 40nm之深度。 藉由選擇性生長譬如SiGe層182之嵌入之未摻雜應力 引發材料磊晶層而填滿凹槽180，如第18圖所顯示。較佳 該SiGe包括大約10至35原子百分比的鍺，且更佳包括大 φ約20至35原子百分比的鍺。該未摻雜之SiGe自行對齊該 閘電極，以及相當接近該通道68之端部。PFET 140之進 一步製程以如第10至13圖所示相同方式進行。 第19至22圖顯示根據本發明之另一實施例之受應力 之PFET 240之製造方法步驟之剖面圖。根據本發明之此 實施例，受應力之PFET 240製造於絕緣體上覆矽（Silicon on Insulator，SOI)半導體基板的支撐基板中。PFET 240之 製造方法開始於提供半導體基板242。如第19圖所顯示， 半導體基板242包括覆於絕緣體層246上之薄矽層244， 16 94103 200824007 - 該絕緣體層246依序覆於單晶矽基板248上。矽層244與 矽基板248能為（1〇〇)或（110)結晶方向之其中一者，但較佳 該矽層244為（1〇〇)結晶方向而該矽基板248為（11〇)結晶方 向。電洞移動率於矽的（11〇)方向中較於矽的（1〇0)方向中為 大’而電子移動率相反，其在矽的（1()〇)方向要大於矽的 (110)方向。淺溝槽隔離區域252是形成於該薄矽層中，並 且較佳延伸穿過該層244之厚度至該絕緣體246。該SIl 能以如上述第2圖中所述之相同方式形成。 _ 如第20圖所顯示，凹槽254被飿刻穿過該STI區域之 其中一者並穿過絕緣體層246，以暴露砍基板248之一部 分256。圖案化之光阻層（未顯示）能用作為蝕刻遮罩以定義 該#刻區域。雖然受應力之PEFT能依據顯示於上述第2 至13圖或第14至18圖中類似方法製造於暴露部分256 中，但是較佳為選擇地生成長磊晶矽層258填滿凹槽.254, 如第21圖中所顯示。可藉由熟悉此項技蟄者所熟知之技 _術，使用暴露部分256以令具有與石夕基板248相同之結晶 方向之單晶生長作為核心而選擇性地生長石夕層258。用磊 晶矽填滿該凹槽254提供大體上平坦表面26〇，用於隨後 在磊晶矽與於剩餘的矽層244二者中製造電晶體。矽層258 有效地變成該矽基板248之延伸區，具有相同的結晶方 向，並且較佳是（110)結晶矽方向。具有（11〇)基板或基板延 伸區允許製造其為混合定向電晶體（Hybrid 〇nentatlGn Tiansistor，HOT)之PFET。HOT裝置具有對於（110)基板上 可用之PFET提升電洞移動率的優點，而NFET被製造於 94103 17 200824007 "具有（100)結晶方向之薄矽層中，其中電子具有相當高移動 率°
' 如第22圖所顯示’依據本發明之實施例，p通道H〇T 290製造於矽層258令。H〇T29〇能依據顯示於第2至i3 圖中的方法或依據顯示於第14至18圖中的方法製造。11〇丁 290包括有閘極絕緣體層294、形成於該閘極絕緣體上之閘 電極296、在閘電極296下方之通道區域297、生長於凹槽 300中之第一肷入之未备雜蟲晶石夕鍺層Mg、及形成在第二 凹槽304中之第二雜質摻雜之嵌入磊晶矽鍺層3〇2。此外， 依據本發明之另-實施例，受應力之ρρΕΤ 292能依據第2 至13圖所顯示之方法或者依據第14至18圖所顯示之方法 製造於薄石夕層244中。此外，雖然未予顯*，其它的PFET 與NFET(其係受應力或非受應力之其中任一情況），如必要 π月b衣&於薄;^層244中以實施所希望的積體電路功能。 雖然於上述詳細說明中已提出了至少一個例示實施 ⑩例i_疋應了解到存在著大量的變化。也應該明白該例示 實施例或者該等例示實施例僅為例子，並不欲限制本發明 之料、可應用性與組構於任何方式。更確切地說，該前 述細說明將提供熟悉此項技術者實施該例示實施例或 ^等例不Λ ；^例之便利的指引。應該了解在元件之功能和 配置上能夠作各種改變而不會偏離本發明之範缚，如提出 於所附中請專利範圍與其合法的等效者。 【圖式簡單說明】 上文m 口 &後的圖式說明本發明，其中相似的元件符 94103 18 200824007 號表示相似的元件，以及其中 第1圖示意地顯示根據本發明之一個實施例之場效電 晶體之剖面圖； 第2至13圖示意地顯示根據本發明之實施例之受應力 之場效電晶體之製造方法步驟之剖面圖；
第14至18圖示意地顯示根據本發明之另外的實施例 之受應力之場效電晶體之製造方法步驟之剖面圖；以及 第19至22圖顯示根據本發明之另一實施例之受應力 之P通道場效電晶體之製造方法步驟之剖面圖。 【主要元件符號說明】 20 場效電晶體（FET) 22 矽基板 23、294 閘極絕緣體 24、62、296閘電極 26 電晶體通道 28 未摻雜矽鍺 30 雜質摻雜矽鍺（SiGe) 32 箭頭 34 源極 36 汲極 40 P通道場效電晶體 42、24:2 半導體基板 44、244 薄矽層 46、246 絕緣層、絕緣體 48 矽載體晶圓 50、256 部分 52、252 淺溝槽隔離（STI) 54 閘極絕緣體 56 表面 58 閘電極形成材料層 60 蓋層 66 薄二氧化矽層 68 通道區域 側壁形成材料層 19 94103 70 200824007 11、 78 、 86 、 172 、 178 側壁間隔件 74、 80 、 174 、 180 、 254 、300 凹槽 76、 82 應力引發材料（層） 84 植入物 90 源極區域 92 >及極區域 94 石夕化物形成金屬 96、 97、98 接觸件 140 、240、292 PFET 170 侧壁間隔件形成材料層 174 凹槽 176 、182 SiGe 層 248 早晶梦基板 258 矽層 260 表面 290 HOT 297 通道區域 298 第一嵌入之未摻雜磊晶矽鍺層 302 第二雜質摻雜之嵌入磊晶矽鍺層 304 第二凹槽 20 94103

Claims (1)

  1. 200824007 十、申請專利範圍： 1 · 種受應力之場效電晶體，包括： 矽基板； 閘極絕緣體，覆於該矽基板上； 閘電極，覆於該閘極絕緣體上； 通道區域，在該矽基板中且位於該閘電極之下方； 第一嵌入矽鍺區域，具有第一厚度且接觸該通道 域；以及 _ 第二嵌入矽鍺區域，具有大於該第一厚度之第二厚 度且與該通道區域分隔開。 予 2·如申請專利範圍第1項之受應力之場效電晶體，其中， 該第一嵌入矽鍺區域包括未摻雜之磊晶生長矽鍺層。 3. 如申請專利範圍第2項之受應力之場效電晶體，^中， 該第二嵌入矽鍺區域包括雜質摻雜之磊晶生長矽鍺層。 4. 如申請專利範圍第丨項之受應力之場效電晶體，其中， • 該矽基板包括<110>方向矽基板，使第一絕緣層與第 一單晶發層覆於該梦基板上。 5·如申請專利範圍第1項之受應力之場效電晶體，其中， 該矽基板包括覆於絕緣層上之單晶矽層。 6· —種用於製造受應力之場效電晶體之方法，該受應力之 %效龟晶體包含單晶砍基板，該方法包括下列步驟· 沉積與圖案化覆於該矽基板上之多晶矽層，以形成 閘電極，該閘極電定義位於該矽基板中該閘電極下方之 通道區域； 94103 21 200824007 :間隔件形成材料覆於該間電極上； 非·#向性蝕刻該第一層以 侧壁間隔件； 、Μ閘电極上形成第一 使用該閘電極與該側壁間隔 刻第一凹槽至該矽基板中； 挪到遲罩來蝕 f晶生長第一嵌入矽鍺層於該第-凹槽中； >几積第二層之間隔件形成材料 第一側壁間隔件上； ；該閘電極與該 非等向性蝕刻該第二層 形成第二側壁間隔件； 、該弟-側壁間隔件上 使用該閘電極與該第二侧壁間 來姓刻第二凹槽至該石夕基板中.； 千作為钱刻遮罩 蟲晶生長第二嵌入石夕錯層於該第二凹 形成電性接觸件至該閘極及第―，及 7. 如申請專利範圍帛6項之 弟一敗入石夕錯層。 入石夕鍺層之該步驟包括蟲晶生/第^曰生長第一嵌 錯層之步驟，並且其中1曰一未推雜之嵌入石夕 步驟包括遙晶生長雜質摻雜二嵌_鍺層之該 8. 如申請專利範圍第7項 鍺層之步驟。 移除該第-侧壁間隔件二;=步驟： 植入導電率判定離子至c間隔件； 9 石夕錯層中以形成源極錯層與該第 .範圍第8項之方法，復包括下列步驟、 沉積弟三層之間隔件形成材料覆於該閑電極上. 94103 22 200824007 非等向I*生蝕刻該第二層以於該閘電極上形成第; 侧壁間隔件；以及 熱退火該第二丧人梦錯層以形成源極與汲極區域 1〇.如申請專利範圍第9項之方法，復包括下列步驟·· 於該閘電極上與在該第：嵌蹲錯層之表面形成 二屬石夕化物，該金屬梦化物自行對齊該第三侧壁間隔 件。 =申請專利範圍第6項之方法，其中1晶生長第-嵌 =錯層之該步驟包括以生成接觸該通道區域之第 敗入石夕鍺層之步驟。 鍺層之該步驟包括蠢晶生長與該通道區域分隔 開之肷入矽鍺層之步驟。 13 :申請專利範圍第6項之方法，其中，蠢晶生長第一 山夕鍺層之該步驟包括蠢晶生長具有第—厚度之第 :入石夕鍺層之步驟’以及其中，蠢晶生長第二嵌入石夕 二該步驟包括蠢晶生長具有第二厚度之第二嵌入 14!層之步驟’該第二厚度大於厚度。 驟種用於製造受應力之場效電晶體之方法，包括下列 上 層 七成、心緣體上覆發基板，該基板包括位於 之絕緣體層上之矽層； 土敬 开> 成閘電極覆於該石夕層上； 猫日日生長第一未摻雜矽鍺層，該第一未摻雜矽鍺 94103 23 200824007 - 嵌入至該矽層♦且對齊該閘電極； 猫日日生長第二雜質摻雜矽鍺層，該二新 錯層嵌入至該石夕層中且與該閉電極分隔開了貝接_ κ如申請專利範圍第】4項之方法，復包括下列步驟·· 二二：電率判定離子至該第-未摻雜石夕鍺層、該第 區:貝㈠石夕錯層與該石夕層中以形成源極與汲極延伸 16. 如申請專利範圍第14項之方 且由 土 八中，蟲晶生長第一 未摻雜矽鍺層之該步 長弟 該第二雜曾旅雌功奴a 生長肷入至該矽層與 層之步驟。 刀中之弟一未摻雜矽鍺 17. 如申請專利範圍第14項之 由 ^ ^ ^ 在其中，遙晶生長第二 雜貝摻雜矽鍺層之該步驟包 一 中且延伸穿過該第一未摻 夕曰 質摻雜石夕錯層之步驟。、6之部分之第二雜 18·種用於製造受應力之場效電曰_ 驟·· 文電日日體之方法，包括下列步 形成絕緣體上覆㊉基板，該基 之絕緣體層上之;^層； 瓦石夕基板上 蝕刻開口延伸穿過該矽哕 矽基板之表面之-部分；—、、、巴緣肢層以暴露該 生長二氧化矽層於該矽基板之該表面； 形成多晶矽閘電極於該二氧化矽層上； 蝕刻第一凹槽至該矽基板中且對齊該閘電極； 94103 24 200824007 磊晶生>長第一嵌入矽鍺層以填滿該第一凹槽； 蝕刻第二凹槽至該矽基板中且與該 開；以及 节位刀F田 1Q “磊晶生長第二嵌入矽鍺層以填滿該第二凹样。 •請專利範圍第18項之方法，復包括下列步:驟. 於該矽層中製造場效電晶體。 · 〇·如申睛專利範圍第18項之方法， 覆矽基板之該步驟包括在具有<110>方‘ '•巴緣體上 之絕緣體層上形成具有<100>方向 °之矽基板上 0矽層之步驟。 94103 25
TW096135865A 2006-09-28 2007-09-27 受應力之場效電晶體以及其製造方法 TWI446453B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/536,126 US7504301B2 (en) 2006-09-28 2006-09-28 Stressed field effect transistor and methods for its fabrication

Publications (2)

Publication Number Publication Date
TW200824007A true TW200824007A (en) 2008-06-01
TWI446453B TWI446453B (zh) 2014-07-21

Family

ID=38941890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135865A TWI446453B (zh) 2006-09-28 2007-09-27 受應力之場效電晶體以及其製造方法

Country Status (8)

Country Link
US (2) US7504301B2 (zh)
JP (1) JP2010505267A (zh)
KR (1) KR101436129B1 (zh)
CN (2) CN101632159A (zh)
DE (1) DE112007002306B4 (zh)
GB (1) GB2455669B (zh)
TW (1) TWI446453B (zh)
WO (1) WO2008042140A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562244B (en) * 2012-03-15 2016-12-11 United Microelectronics Corp Method for fabricating mos device
TWI814697B (zh) * 2015-09-25 2023-09-11 美商英特爾股份有限公司 在電晶體間隔件下之電阻降低

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729354B1 (ko) * 2005-12-07 2007-06-15 삼성전자주식회사 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
JP2007281038A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 半導体装置
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
US7800182B2 (en) * 2006-11-20 2010-09-21 Infineon Technologies Ag Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same
US8536619B2 (en) 2007-02-05 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained MOS device and methods for forming the same
US8835263B2 (en) * 2007-02-21 2014-09-16 Texas Instruments Incorporated Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe
US7592262B2 (en) * 2007-03-21 2009-09-22 United Microelectronics Corp. Method for manufacturing MOS transistors utilizing a hybrid hard mask
US20080303060A1 (en) * 2007-06-06 2008-12-11 Jin-Ping Han Semiconductor devices and methods of manufacturing thereof
JP4455618B2 (ja) * 2007-06-26 2010-04-21 株式会社東芝 半導体装置の製造方法
JP5286701B2 (ja) 2007-06-27 2013-09-11 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2009152394A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置及びその製造方法
US8084788B2 (en) * 2008-10-10 2011-12-27 International Business Machines Corporation Method of forming source and drain of a field-effect-transistor and structure thereof
DE102008063427B4 (de) * 2008-12-31 2013-02-28 Advanced Micro Devices, Inc. Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
JP5668277B2 (ja) 2009-06-12 2015-02-12 ソニー株式会社 半導体装置
US8368127B2 (en) * 2009-10-08 2013-02-05 Globalfoundries Singapore Pte., Ltd. Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current
CN102339859B (zh) * 2010-07-16 2013-03-20 中国科学院微电子研究所 Mos晶体管及其形成方法
US9048129B2 (en) * 2011-05-25 2015-06-02 Globalfoundries Singapore Pte. Ltd. Method for forming fully relaxed silicon germanium on silicon
US8853035B2 (en) 2011-10-05 2014-10-07 International Business Machines Corporation Tucked active region without dummy poly for performance boost and variation reduction
US8377754B1 (en) * 2011-10-10 2013-02-19 International Business Machines Corporation Stress enhanced junction engineering for latchup SCR
US8815712B2 (en) * 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US20130175640A1 (en) * 2012-01-06 2013-07-11 Globalfoundries Inc. Stress enhanced mos transistor and methods for fabrication
US9184287B2 (en) * 2013-01-14 2015-11-10 Broadcom Corporation Native PMOS device with low threshold voltage and high drive current and method of fabricating the same
US9269761B2 (en) * 2013-03-08 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal capacitor
US9246003B2 (en) * 2013-11-19 2016-01-26 Globalfoundries Inc. FINFET structures with fins recessed beneath the gate
CN104752351B (zh) * 2013-12-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104064448B (zh) * 2014-07-16 2017-07-25 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
CN104409505A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式锗硅器件及其制作方法
US10008568B2 (en) 2015-03-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
CN106653751B (zh) * 2015-11-04 2019-12-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US9893187B2 (en) * 2016-05-24 2018-02-13 Samsung Electronics Co., Ltd. Sacrificial non-epitaxial gate stressors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
JP2002203972A (ja) 2001-01-05 2002-07-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイとそれを用いた液晶表示装置
KR100640332B1 (ko) * 2003-01-28 2006-10-30 삼성전자주식회사 음성 서비스와 패킷 데이터 서비스를 지원하는 복합 액세스 단말의 크로스 호출 방법
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
CN1328795C (zh) * 2003-10-31 2007-07-25 北京大学 一种源漏下陷型超薄体soimos晶体管及其制作方法
JP4604637B2 (ja) * 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
WO2006060054A1 (en) * 2004-12-01 2006-06-08 Amberwave Systems Corporation Hybrid semiconductor-on-insulator and fin-field-effect transistor structures and related methods
KR100643915B1 (ko) * 2004-12-30 2006-11-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
JP2006228859A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4561419B2 (ja) * 2005-03-16 2010-10-13 ソニー株式会社 半導体装置の製造方法
JP2007214481A (ja) 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
US7772676B2 (en) * 2006-06-23 2010-08-10 Infineon Technologies Ag Strained semiconductor device and method of making same
US8853746B2 (en) * 2006-06-29 2014-10-07 International Business Machines Corporation CMOS devices with stressed channel regions, and methods for fabricating the same
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US7569857B2 (en) * 2006-09-29 2009-08-04 Intel Corporation Dual crystal orientation circuit devices on the same substrate
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US20080119025A1 (en) * 2006-11-21 2008-05-22 O Sung Kwon Method of making a strained semiconductor device
US7704840B2 (en) * 2006-12-15 2010-04-27 Advanced Micro Devices, Inc. Stress enhanced transistor and methods for its fabrication
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US8835263B2 (en) * 2007-02-21 2014-09-16 Texas Instruments Incorporated Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe
US20080220579A1 (en) * 2007-03-07 2008-09-11 Advanced Micro Devices, Inc. Stress enhanced mos transistor and methods for its fabrication
JP2011054740A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562244B (en) * 2012-03-15 2016-12-11 United Microelectronics Corp Method for fabricating mos device
TWI814697B (zh) * 2015-09-25 2023-09-11 美商英特爾股份有限公司 在電晶體間隔件下之電阻降低

Also Published As

Publication number Publication date
GB0905416D0 (en) 2009-05-13
GB2455669A (en) 2009-06-24
GB2455669B (en) 2010-11-03
US7504301B2 (en) 2009-03-17
DE112007002306B4 (de) 2011-09-15
CN101632159A (zh) 2010-01-20
KR20090073183A (ko) 2009-07-02
US20090130803A1 (en) 2009-05-21
WO2008042140A1 (en) 2008-04-10
US8148214B2 (en) 2012-04-03
DE112007002306T5 (de) 2009-07-30
KR101436129B1 (ko) 2014-09-01
TWI446453B (zh) 2014-07-21
JP2010505267A (ja) 2010-02-18
CN104051276A (zh) 2014-09-17
US20080079033A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
TW200824007A (en) Stressed field effect transistor and methods for its fabrication
US8022488B2 (en) High-performance FETs with embedded stressors
US7226820B2 (en) Transistor fabrication using double etch/refill process
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
US9275907B2 (en) 3D transistor channel mobility enhancement
US8003470B2 (en) Strained semiconductor device and method of making the same
US8253177B2 (en) Strained channel transistor
US8114727B2 (en) Disposable spacer integration with stress memorization technique and silicon-germanium
US20050156274A1 (en) Strained channel transistor and methods of manufacture
TWI453828B (zh) 應力增強之電晶體及其製造方法
TW200832566A (en) Stress enhanced MOS transistor and methods for its fabrication
US9564488B2 (en) Strained isolation regions
EP1856732A1 (en) Activated carbon selective epitaxial process
US20120261717A1 (en) Monolayer dopant embedded stressor for advanced cmos
WO2011051109A1 (en) BI-LAYER nFET EMBEDDED STRESSOR ELEMENT AND INTEGRATION TO ENHANCE DRIVE CURRENT
JP2006332337A (ja) 半導体装置及びその製造方法
CN101164157A (zh) 形成用于CMOS器件的应变Si的方法和结构
TWI261323B (en) MOSFET device with localized stressor
CN102623342B (zh) 具有封装的压力源区域的半导体装置及制作方法
TW201005832A (en) Method of fabricating strained silicon transistor
TW200807711A (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof