SU997028A1 - Устройство дл определени экстремального кода - Google Patents
Устройство дл определени экстремального кода Download PDFInfo
- Publication number
- SU997028A1 SU997028A1 SU813304812A SU3304812A SU997028A1 SU 997028 A1 SU997028 A1 SU 997028A1 SU 813304812 A SU813304812 A SU 813304812A SU 3304812 A SU3304812 A SU 3304812A SU 997028 A1 SU997028 A1 SU 997028A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- register
- output
- inputs
- bits
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
элементы ИЛИ и элемент И-НЕ, приче в каждом канале анализа второй выход сдвигающего регистра соединен |с первым входом первого элемента ИЛИ этого канала анализа, выход ко Tqporo соединен с вторым входом эл мента И, выход которого соединен с первым входом второго элемента И данного канала анализа, выход кото го соединен с первым входом элемента И-НЕ этого канала анализа, в ход которого соединен с входом уст новки соответствующего разр да регистра позиции экстремального кода в нулевое состо ние и входом установки соответствующего сдвигающего регистра в нулевое состо ние, вторые входы сдвигающих регистров всех каналов анализа соединены соответс венно с входами первого элемента ИЛИ-НЕ, выход которого соединен с входом установки второго разр да сдвигающего регистра экстремального кода в единичное состо ние и с вто рыми входами первых элементов ИЛИ всех каналов анализа, выходы элементов И всех каналов анализа соединены соответственно с входами вто -рого элемента ИЛИ-НЕ, выход которо соединен с входом установки первого (младшего) разр да сдвигающего регистра экстремального кода в единичное состо ние и с ВТОЕЯЛМИ входами вторых элементов ИЛИ всех канало анализа, .На чертеже представлена структур на схема устройства. Устройство содержит п-разр дные сдвигающие (со сдвигом на два разр да в сторону старших раз р дов) регистры 1, .,., 1, где m - количество сравниваемых кодов, элементы ИЛИ 2 ,..., 2 и 3 , ..., Зщ, элементы И 4 ,..., , элементы И-Н 5 , ..., 5, п-раэр дный сдвигающий регистр € (со сдвигом на два разр да в сторону старших разр дов и цеп ми записи в два младцшх разр да - дл записи инверсного значени экстремального кода), элементы ИЛИ7 и 8, т-разр дный регистр 9 дл фиксации позиционного номера экстре мального кода, вход 10 и выходы 11 и 12 устройства. В исходном состо нии на регистрах 1 ,..., 1 наход тс коды, среди которых требуетс найти экстремальный , причем при отыскании наибольшего кода числа сравниваемые коды занос тс в пр мом,, а при отыс кании наименьшего - в обратном коде Разр ды регистра б установлены в нулевое состо ние, а разр ды регистра 9 - в единичное состо ние. Работа устройства начинаетс пос ле занесени информации. В первом такте анализир5потс два разр да всех m кодов. Если во всех старших (п-ных) разр дах регистров 1 содержитс код О, то на выходе эле (Мента ИЛИ-НЕ 7 имеетс сигнал логи ческой единицы, который вл етс разрешающим дл анализа последующих (п-1)-х разр дов всех кодов, так как он поступает на первые входа элементов ИЛИ 2, а затем на входы элементов И 4 и на входы элементов И-НЕ 5. Если хот бы на одном, например, i-м регистре 1 i () в (п-1) разр де содержитс код 1, то на выходе элемента И 4 имеетс сигнал логической единицы, который поступает на вход элемента ИЛИ-НЕ 8,на выходе этого элемента устанавливаетс сдагн .ал логического нул . Этот сигнал поступает на первые входы элементов ИЛИ 3, на вторые входы которых поступает сигнал с выхода соответствующего элемента И 4. Следов ательно, на выходах элементов И-НЕ 5,j , где устанавливаютс сигналы логической единицы, KOTOi ie поступают на вход установки соответствующих регистров 1 и на соответствующие им входы разр дов регистра 9, устанавлива их в нулевое состо ние, на выходе элемента 5 имеетс сигнгш логического нул .Одновретвенно сигнал логической единицы с выхода элемента ИЛИ-НЕ 7 устанавливает второй разр д регистра 6 в единичное состо ние , а сигнал логического нул с выхода элемента ИЛИ-НЕ 8 не измен ет состо ние первого разр да регистра б. Если во всех (n-l)-x разр дах регистров 1 также содержитс код О, то с выходов элементов И 4 сигнал логического нул поступа-ет на соответствующие входы элемента ИЛИ-НЕ 8, с выхода которого сигнал логической единицы поступает на первые входы элементов ИЛИ 3, с выходов которых на первые входы соответствующих элементов И-НЕ 5. На выходах элементов И-НЕ 5 в этом случае устанавли- ваетс сигнал логического нул , который не измен ет состо ние разр дов регистра 9. Сигнал логической единицы с выходов элементов ИЛИ-НЕ 7 и 8 устанавливают в еда1ничное состо ние соответственно второй и первый разр ды регистра б. Если в одном из регистров 1, например 1 (i 1, m), в старшем разр де содержитс код 1, то на,выходе элемента ИЛИ-НЕ 7 устанавливаетс сигнал логического нул , который поступает на первые входы элементов ИЛИ 2. Так как в эюм случае на оба входа элементов ИЛИ 2: (j) подгиотс сигналы логического нул , то и на первых входах элементов И 4 также логический нуль. Кроме того, этот сигнал поступает на вторые входы элементов И-НЕ 5j. С выхода элемента ИЛИ 2i сигнал логической
единицы поступает if а входы элемемтов И 4| и И-НЕ 5 .Если в (n-l)-x разр дах регистров 1 хранитс код О, то с выходов элементов И 4 сигналы логического нул поступают на соответствующие входы элемента ИЛИ-НЕ 8, на выходе которого - сигнал логической единишь, поступающий на первые входщ элементов ИЛИ 3. Следовательно , на первый вход элемента И-НЕ 5| также поступает сигнгш логической единицы. Таким образсм на выходах элементов И-НЕ 5; устанавливаетс сигнал логической единищ, KOTOfoiK соответствукюше разр ды регистра 9 устанавливает в нулевое состо ние и сбрасывает в нулевое CQCто ниё регистр Ь. А на выходе элемента И-НЁ 5 устанавливаетс сигнал логического нул / который не йэмен ет состо ни i-ro разр да 9. Одновременно на выходе элемента ИЛИ-НВ 7 устанавливаетс сигнал логического нул , который не измен ет состо ни второго разр да регистра 6, а на выходе элемента ИЛИ-НЕ 8 - сигнал логической единицы, КОТО1Х11Й устанавливает в единичное состо ние первый разр д регистра 6.
Если же в (n-l)-M разр де регистра 1 содержитс код 1, то с выхода элемента И 4| сигнал логической единицы поступает На соответствующий вход элемента ЙЛИ-ИЕ 8 и на второй вход элемента ИЛИ 3,-. С выхода элемента ИЛИ-НЕ 8 сигнал логического нул поступает на первые входы эле- MiBHTOB ИЛИ 3. В этом случае на оба входа эл хеитов И-НЕ 5 () поступают сигнал логического Нул , а сигналы логической единищ на их кгходах переключают соответствующие разр ды регистра 9 в нулевое состо ние и устанавливают соответствуювше регист 1 в нулевое состо ние. Одновременно с выходов .элементов ИЛИНЕ 7 и 8 по вл ютс сигналы логического иул , которые не измен- ют состо ни второго и первого разр дов регистра б.
Дл анализа следующей пары разр дов сравниваемых кодов по управл ющему входу 10 подаетс тактовый сигнал, который сдвигает содержимое всех регистров 1 и регистра 6 на два разр да в сторону стахноих разр дов . Анализирование следующих разр дов аналогично.
После окончани цикла работы инверсное значение экстремального кода нах:одйтс в регистре 6, а позиционные номера этих кодов (если их несколько ) фиксируютс в регистре. 9.
Таким образом, предлагаемое устройство обеспечивает выбор экстремального кода и определение его пози- . ционного номера, при этом быстродействие такого устройства в два раза вьЕие по сравнению с прототипом, поскольку производитс анализ одновре- . менно двух разр дов всех кодов.
Claims (2)
1. Авторское свидетельство СССР 658558, кл. G Об F 7/04, 1979.
2. Авторское свидетельство СССТ 620976, кл. G 06 F 7/02, 1978 (прототип).
/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813304812A SU997028A1 (ru) | 1981-04-09 | 1981-04-09 | Устройство дл определени экстремального кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813304812A SU997028A1 (ru) | 1981-04-09 | 1981-04-09 | Устройство дл определени экстремального кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU997028A1 true SU997028A1 (ru) | 1983-02-15 |
Family
ID=20964419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813304812A SU997028A1 (ru) | 1981-04-09 | 1981-04-09 | Устройство дл определени экстремального кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU997028A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2617564C1 (ru) * | 2016-03-29 | 2017-04-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Российский экономический университет имени Г.В. Плеханова" | Устройство для моделирования процесса выбора товара |
-
1981
- 1981-04-09 SU SU813304812A patent/SU997028A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2617564C1 (ru) * | 2016-03-29 | 2017-04-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Российский экономический университет имени Г.В. Плеханова" | Устройство для моделирования процесса выбора товара |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU997028A1 (ru) | Устройство дл определени экстремального кода | |
SU1137471A1 (ru) | Устройство дл определени количества единиц в информационной последовательности | |
SU646325A1 (ru) | Устройство дл обмена информацией | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU1005026A1 (ru) | Устройство дл определени количества единиц в двоичном коде N-разр дного числа | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU635485A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU637810A1 (ru) | Устройство дл сортировки разр дных чисел | |
SU1096638A1 (ru) | Устройство дл определени максимальной последовательности из @ @ -разр дных двоичных чисел | |
SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
SU756404A1 (ru) | Устройство для определения экстремальных чисел i | |
SU1128251A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1659998A1 (ru) | Устройство дл сортировки чисел | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU907542A2 (ru) | Устройство дл сравнени двоичных чисел | |
SU1262503A1 (ru) | Устройство дл округлени чисел | |
SU771665A1 (ru) | Устройство дл сравнени чисел | |
SU1022151A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU641445A1 (ru) | Устройство дл сравнени чисел | |
SU1252778A2 (ru) | Устройство дл определени старшего значащего разр да | |
SU717758A1 (ru) | Устройство дл определени среднего из трех чисел | |
SU1001076A1 (ru) | Устройство дл индикации | |
SU734674A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1030794A2 (ru) | Устройство дл сравнени чисел по модулю | |
SU911510A1 (ru) | Устройство дл определени максимального числа |