SU756404A1 - Устройство для определения экстремальных чисел i - Google Patents
Устройство для определения экстремальных чисел i Download PDFInfo
- Publication number
- SU756404A1 SU756404A1 SU782653201A SU2653201A SU756404A1 SU 756404 A1 SU756404 A1 SU 756404A1 SU 782653201 A SU782653201 A SU 782653201A SU 2653201 A SU2653201 A SU 2653201A SU 756404 A1 SU756404 A1 SU 756404A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- cell
- information
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано при технической реализации однородных вычислительных структур и средств дискретной автоматики.
Известно устройство для определения экстремальных чисел, работающее по принципу упорядоченной выборки, оно содержит схемы анализа, реализованные с помощью сумматоров Последовательного типа 11].
Однако последовательная обработка информации требует значительного расхода оборудования. Недостатком этого устройства является его сложность.
Наиболее близким техническим решением к предложенному является устройство для определения экстремальных чисел, содержащее матрицу ячеек, каждая из которых состоит из триггера со входными элементами И, инвертора, элементов И и ИЛИ, причем входы элементов И каждой ячейки соединены с первым логическим входом этой ячейки, выход первого элемента И соединен со входами элементов ИЛИ, вторые входы первого и второго
2
элементов ИЛИ соединены соответственно со вторым логическим входом ячейки и выходом второго элемента И, выход второго элемента ИЛИ соединен с первым логическим входом первой смежной ячейки матрицы, выход второго элемента ИЛИ соединен со вторым логическим выходом ячейки, соединенным со вторым логическим входом второй смежной ячейки матрицы, вход второго элемента И соединен через инвертор с третьим логическим входом ячейки, который Соединен с третьим логическим выходом той же ячейки, соединенным с третьим логическим входом третьей смежной ячейки матрицы, первые входы входных элементов И триггера соединены с управляющей шиной соответствующей строки матрицы, а вторые входы соединены соответственно со вторым логическим входом ячейки и выходом инвертора, выход триггера соединен с информационным входом ячейки, соединенным со входом первого элемента И. В этом устройстве сортировка осуществляется путем последовательного выделения максимальных признаков, причем каждый просмотр всех сортируемых признаков выпол4
11 НЕ, элемент 12 ИЛИ, элементы 13, 14 И,
элемент 15 ИЛИ, триггер 16, элемент 17
задержки, элемент 18 ИЛИ.
Устройство работает следующим образом.
Триггеры 16 ячеек Ц, ··· 1 сигналом
по управляющей шине 2 устанавливаются в единичное состояние. Через такт после установки начального состояния, в каждую ячейку по информационным входам 5, 6, 8 поступает
3 756404
няется параллельно. При каждом шаге просматривается содержимое одного столбца матрицы
запоминающих элементов. ,
Недостатком устройства является его сложность.
Цель изобретения — упрощение устройства. Поставленная цель достигается тем, что в
устройстве для определения экстремальных чисел, содержащем η ячеек сравнения, первые управляющие входы которых соединены с щиной начальной установки, вторые управляющие входы ячеек сравнения подключены к шине выдачи числа, а третьи управляющие входы соединены с шинами разрешения считывания, первые информационные входы всех ячеек срав- 15 нения подключены к шинам сравниваемых чисел, информационный выход каждой ϊ-ой ячейки сравнения, где ί= 1, 2, ... (η—1) соединен со вторым информационным входом (|+1)-ой ячейки сравнения, а выход распростра- 20 нения анализа каждой ϊ-ой ячейки сравнения, где }=2, 3, ... η подключен к третьему информационному входу (]-1)-ой ячейки сравнения и тем, что в нем каждая ячейка сравнения содержит триггер, "элементы И, ИЛИ, НЕ, элемент 25 задержки, причем первый управляющий вход соединен со входом установки в единичное состояние триггера, прямой выход которого через элемент задержки подключен к первым входам первого и второго элементов И, второй эд вход первого элемента И соединен с первым информационным входом ячейки, выход первого элемента И соединен с первым входом первого элемента ИЛИ, первым входом второго элемента ИЛИ и через элемент НЕ с первым входом третьего элемента И, выход которого подключен ко входу установки в нулевое состояние триггера, второй и третий управляющие входы соединены со вторым и третьим входами второго элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, выход которого соединен с выходом распространения анализа, второй информационный вход подключен к первому входу третьего элемента ИЛИ и ко второму входу первого элемента ИЛИ, выход которого соединен с информационным выходом ячейки, третий информационный вход подключен к третьему входу второго элемента ИЛИ и ко второму входу третьего элемента ИЛИ, выход которого соединен со вторым входом третьего элемента И.
На фиг. 1 представлена блок-схема устройства; на фиг. 2 - ячейка сравнения.
Устройство содержит η ячеек 1^, 1^, ... 1 сравнения,управляющие входы 2—4, информационные входы 5-7, информационный выход 8, выход 9 распространения анализа, ячейки сравнения содержат элемент 10 И, элемент
содержимое разрядов ·
Когда выполняется условие α ’-ХСЦ -М
в триггер 16 записывается ‘V, в результате чего ячейка, а значит и ϊ-е число исключается из дальнейшего рассмотрения. В тех ячейках, где сохраняется ”1”, в триггере 16 продолжается анализ поступающих по информационным входам 5, 6, 8 разрядов.
Поиск наибольшего числа заканчивается через N тактов, где N - разрядность анализируемых чисел. На (Ν+1)-ομ такте найденные наибольшие числа по управляющему входу 4 при наличии управляющего сигнала на входе 3 и признака наибольшего числа с триггера 16 через элемент 14 И и элемент 18 ИЛИ поступают на выход 9. Элемент 17 задержки обеспечивает временное согласование прохождения сигналов по логической цепи с тактовой частотой работы устройства.
Если в результате анализа выделено несколько равных чисел, то их считывание необходимо синхронизировать по управляющему входу 2.
Для поиска наименьшего числа достаточно на информационный вход 5 каждой ячейки подавать вместо двоичного разряда его инверсию. Тогда на каждом шаге выделяются наибольшие обратные коды, что соответствует наименьшим прямым кодам.
Введение в известное устройство схемы И, схемы ИЛИ, схемы задержки, включенной между выходом триггера и входом схемы И, который соединен со входом включенной схемы И, к двум другим входам которой подключены дополнительные управляющие входы, а выход соединен со входом включенной схемы ИЛИ позволило сократить расход оборудования примерно на т = (Ν-1)·η·ε, где е - число базовых элементов, необходимое для построения одной ячейки.
Claims (2)
- Формула изобретения1. Устройство для определения экстремальных чисел, содержащее η ячеек сравнения, первые управляющие входы которых соединены с шиной начальной установки, вторые управляющие входы ячеек сравнения подключены к шине выдачи числа, а третьи управляющие входы соединены с шинами разрешения считы5 756404вания, первые информационные входы всех ячеек сравнения подключены к шинам сравниваемых чисел, отличающееся тем, что, с целью упрощения устройства, в нем информационный выход каждой ί-ой ячейки сравнения, где ί = 1,2, ... (п-1) соединен со вторым информационным входом (|+1)-ой ячейки сравнения, а выход распространения анализа каждой )-ой ячейки сравнения, где ΐ = 2, 3, ... η подключен к третьему информационному входу 0-1)-ой ячейки сравнения.
- 2. Устройство по π. 1, отличающееся тем, что в нем каждая ячейка сравнения содержит триггер, элементы И, ИЛИ, НЕ, элемент задержки, причем первый управляющий вход соединен со входом установки в единичное состояние триггера, прямой выход которого через элемент задержки подключен к первым входам первого и второго элементов И, второй вход первого элемента И соединен с первым информационным входом ячейки, выход первого элемента И соединен с первым входом первого элемента ИЛИ, первым входом второгоэлемента ИЛИ и через элемент НЕ с первымвходом третьего элемента И, выход которогоподключен ко входу установки в нулевоесостояние триггера, второй и третий управляю5 щие входы соединены со вторым и третьим входами второго элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, выход которого соединен с выходом распространения анализа, второй информационно ный вход подключен к первому входу третьего элемента ИЛИ и ко второму входу первого элемента ИЛИ, выход которого соединен с информационным выходом ячейки, третий информационный вход подключен к третьему1$ входу второго элемента ИЛИ и ко второму входу третьего элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782653201A SU756404A1 (ru) | 1978-08-07 | 1978-08-07 | Устройство для определения экстремальных чисел i |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782653201A SU756404A1 (ru) | 1978-08-07 | 1978-08-07 | Устройство для определения экстремальных чисел i |
Publications (1)
Publication Number | Publication Date |
---|---|
SU756404A1 true SU756404A1 (ru) | 1980-08-15 |
Family
ID=20780723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782653201A SU756404A1 (ru) | 1978-08-07 | 1978-08-07 | Устройство для определения экстремальных чисел i |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU756404A1 (ru) |
-
1978
- 1978-08-07 SU SU782653201A patent/SU756404A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU756404A1 (ru) | Устройство для определения экстремальных чисел i | |
KR940001556B1 (ko) | 디지탈신호처리장치 | |
SU1575192A1 (ru) | Устройство дл выделени области во внешней пам ти | |
SU1176321A1 (ru) | Арифметико-логическое устройство | |
RU2001451C1 (ru) | Ассоциативное запоминающее устройство | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1649533A1 (ru) | Устройство дл сортировки чисел | |
RU1835543C (ru) | Устройство дл сортировки чисел | |
SU1137471A1 (ru) | Устройство дл определени количества единиц в информационной последовательности | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU997028A1 (ru) | Устройство дл определени экстремального кода | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU881757A1 (ru) | Процессорный элемент | |
SU1575168A1 (ru) | Устройство дл выделени медианы трех чисел | |
SU1290296A1 (ru) | Устройство дл сортировки чисел | |
SU1124319A1 (ru) | Устройство дл перебора сочетаний,размещений и перестановок | |
RU2012037C1 (ru) | Процессор для реализации операций над элементами нечетких множеств | |
RU1807499C (ru) | Устройство дл умножени матриц | |
SU1580347A1 (ru) | Устройство дл сравнени чисел | |
SU1043636A1 (ru) | Устройство дл округлени числа | |
SU760188A1 (ru) | АССОЦИАТИВНАЯ МАТРИЦА ПАМЯТИ . ' ...V . 1 ι | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
RU2037197C1 (ru) | Устройство для решения систем линейных алгебраических уравнений | |
RU2045787C1 (ru) | Ассоциативное запоминающее устройство |