[go: up one dir, main page]

SU972500A1 - Program logic device - Google Patents

Program logic device Download PDF

Info

Publication number
SU972500A1
SU972500A1 SU813251716A SU3251716A SU972500A1 SU 972500 A1 SU972500 A1 SU 972500A1 SU 813251716 A SU813251716 A SU 813251716A SU 3251716 A SU3251716 A SU 3251716A SU 972500 A1 SU972500 A1 SU 972500A1
Authority
SU
USSR - Soviet Union
Prior art keywords
logic device
program logic
group
outputs
inputs
Prior art date
Application number
SU813251716A
Other languages
Russian (ru)
Inventor
Юрий Анатольевич Бузунов
Николай Николаевич Шипилов
Николай Иннокентьевич Бородин
Original Assignee
Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Предприятие П/Я А-7162
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны, Предприятие П/Я А-7162 filed Critical Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority to SU813251716A priority Critical patent/SU972500A1/en
Application granted granted Critical
Publication of SU972500A1 publication Critical patent/SU972500A1/en

Links

Landscapes

  • Stored Programmes (AREA)

Description

1   one

Изобретение относитс  к вычислительной технике и может бать использовано , в частности, при раз)ра ботке больших интегральных схем (БИС).The invention relates to computing and may be used, in particular, when developing large integrated circuits (LSIs).

Известно логическое уотройство - ;программируемое логические матрицы (ПЛМ), размещаемЕле на одном кристгш ле и содержащие матрищ логических элементов И, ИЛИ и триггеры 1.Logic control unit is known -; programmable logic matrices (PLM), placed on one chip and containing matrixes of logical elements AND, OR, and triggers 1.

Недостадгком этого устройства  вл етс  его низка  универсальность, обусловленна  стандартным :назначением внаиних выводов: одна часть TKaso- ROB в них используетс  в качестве входов, а друга  - в качестве гааходов устройства.The disadvantage of this device is its low versatility, due to the standard: the assignment of the external conclusions: one part of the TKaso-ROB is used as inputs, and the other as the output of the device.

Наиболее близким ;к предложенному по ; ехнической дувдоста.  вл етс  программируемый логический блок, содержащ й матрицу основных и дополнительных логических элементов И, элементы ИЛИ и синхронизируемые триггерThe closest to the proposed; technical duvdosta. is a programmable logic block containing a matrix of basic and additional AND logic elements, OR elements, and a synchronized trigger

rzi.rzi

Недостатком известного устройств  вл етс  ограниченность его прикюне НИН, обусловленна  однозначным распределением функций внешних К1ВОДОВ. Одна группа выводов в устройстве ис пользуетс  в режиме Вход устройствA disadvantage of the known devices is its limitations on the NIN, due to the unambiguous distribution of the functions of external K1VODs. One group of pins in a device is used in device input mode.

ва, друга  - только в режиме бы- ход триггера, треть  Группа выводов может использоватьс  как в режиме Вход устройства , так и в ;режиме Шаход элемента ИЛИ . С по:мощьго такого- устройства нельз , например, реализовать комбинационную схему с числом выходов, {превышающем число выводов третьей группы, пос10 кольку фзыходные сигналы на выводах . второй группы будут запаздывать на :один такт относительно сигналов на . выводах третьей группы. Кроме того, на соотношение числа входов и выхо- Wah, friend - only in the Bypass Trigger mode, a third group of pins can be used both in the Device Input mode and in the Element Shakhod mode OR. From to: such a device cannot, for example, realize a combinational circuit with a number of outputs {exceeding the number of outputs of the third group, since there are output signals on the outputs. the second group will be delayed by: one clock cycle relative to the signals on. conclusions of the third group. In addition, the ratio of the number of inputs and outputs

15 дов схем, дл  реализации котсарек ,предназначено устройство, неитагаютсй жесткие ограничени , все это сужает; область применени  устройства.There are 15 devices for implementing the device, a device is designed, there are no hard restrictions, it all narrows; application area of the device.

изобретени  - расширение об 20 устройства за счет перераспределени  функций внешних выводов. the invention is an extension of about 20 devices due to the redistribution of the functions of external terminals.

Поставленна  цель достигаетс  тем, что программируемое устроЛство , содержащее многофункциональный The goal is achieved by the fact that a programmable device containing a multifunctional

25 логический элемент, содержит коммутирукндие блоки, первый и второй вхо ды каждого из которых подключены к информационным выхода многофункциа нальногологического, элемента 25 logical element, contains commutation blocks, the first and second inputs of each of which are connected to the information output of the multifunctional,

Claims (2)

1.Авторское свидетельство СССР 73965JI, кл. G И с 15/04, 1979.1. Author's certificate of the USSR 73965JI, cl. G And from 15/04, 1979. 2.Логические программируемые: ус±ройства . Экспресс-информаци ,-2. Logical programmable: device ± device. Express information, - Q Вычислительна  техника 1980, 30, с. 16, рис.7 (прототип).Q Computing technology 1980, 30, p. 16, Fig. 7 (prototype).
SU813251716A 1981-02-27 1981-02-27 Program logic device SU972500A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813251716A SU972500A1 (en) 1981-02-27 1981-02-27 Program logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813251716A SU972500A1 (en) 1981-02-27 1981-02-27 Program logic device

Publications (1)

Publication Number Publication Date
SU972500A1 true SU972500A1 (en) 1982-11-07

Family

ID=20944389

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813251716A SU972500A1 (en) 1981-02-27 1981-02-27 Program logic device

Country Status (1)

Country Link
SU (1) SU972500A1 (en)

Similar Documents

Publication Publication Date Title
DE3680373D1 (en) PROGRAMMABLE LOGICAL STORAGE ELEMENT FOR PROGRAMMABLE LOGICAL DEVICES.
KR900005288A (en) Programmable Logic Devices
ATE86416T1 (en) INTEGRATED ELECTRONIC CIRCUIT AND RELATED METHOD.
JPH0210592A (en) Integrated circuit having seletively arrangeable pins as output terminal or input terminal
JPS57124463A (en) Semiconductor device
KR960042413A (en) Data processing system
DE3650121D1 (en) Integrated circuits of the bit disc type with double bus.
SU972500A1 (en) Program logic device
JPS6453177A (en) Semiconductor integrated circuit device
SU997029A1 (en) Device for determining numbers nearest to the given one
BRUNVAND Parts-R-Us(Interim Report)
JPS52140241A (en) Binary #-digit addition circuit
JPS59189723A (en) Timing pulse generating circuit
SU1003146A1 (en) Unitary code shift register
SU1485393A1 (en) Device for switching electrical circuit
SU451077A1 (en) Homogeneous structure element
SU1087988A1 (en) Counter-type adder
SU890388A1 (en) Adjustable device
SU941996A1 (en) Homogeneous structure cell
SU1027812A1 (en) Code-to-pulse repetition frequency converter
SU1529419A1 (en) Flip-flop
SU818017A1 (en) Logic ''m from n''device
JPS55123743A (en) Logic integrated circuit easy to check
JPS6327891B2 (en)
JPH01128152A (en) Serial i/o circuit