SU941996A1 - Homogeneous structure cell - Google Patents
Homogeneous structure cell Download PDFInfo
- Publication number
- SU941996A1 SU941996A1 SU803213055A SU3213055A SU941996A1 SU 941996 A1 SU941996 A1 SU 941996A1 SU 803213055 A SU803213055 A SU 803213055A SU 3213055 A SU3213055 A SU 3213055A SU 941996 A1 SU941996 A1 SU 941996A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- cell
- inputs
- trigger
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(5) ЯЧЕЙКА ОДНОРОДНОЙ СТРУКТУРЫ(5) CELL OF UNIFORM STRUCTURE
Изобретение относитс к автоматике и вычислительной технике и предназначено дг. вычислени булевых функций. Известна чейка однородной структуры дл вычислени булевых функций, содержаща первый, второй и третий тр14ггеры, входы которых подключены соответственно к выходам первого, вто рого, третьего,четвертого, п того и шестого элементов И, инверсный выход первого триггера соединен с первым входом седьмого элемента И, второй вход которого соединен с пр мым выходом второго триггера, инверсный выход которого соединен с первым входом восьмого элемента И, второй вход которого соединен с пр мым выходом первого триггера, а третий вход соединен с первым входом чейки, к которому также подключены первый вход вто рого элемента И и через элемент НЕ первый вход первого элемента И и третий вход седьмого элемента И, выход которого соединен с выходом чейки и с выходом восьмого элемента И, четвертый вход которого соединен через элемент НЕ с управл ющей шиной чейки и с первым входом дес того элемента И, а непосредственно с первый входом дев того элемента И, второй вход которого соединен с пр мым выходом третьего триггера, а третий вход через элемент НЕ подключен к второму входу устройства и второму входу дес того элемента И, выход которого соединен с вторыми входами первого, . второго, третьего, четвертого, п того и шестого элементов И, причем первый вход третьего элемента И через элемент НЕ подключен к третьему входу чейки, первый вход четвертого элемента И соединен с выходом дев того элемента И, первый вход п того элемента И соединен через элемент НЕ с : первым входом шестого элемента И и с четвертым входом чейки 1. Недостатками этой чейки вл ютс сложность и функциональна ограничен,ность , что не позвол ет вычислить булевые функции, заданные в виде релейно-контактной диаграммы, без пред варительного их преобразовани и записи в базисе стрелка Пирса. Наиболее близкой к предлагаемой по технической сущности вл етс че ка однородной структуры дл вычислени булевых функций, содержаща четыре элемента пам ти, первые входы которых подключены к входам настройки чейки, вторые входы соединены с входом сброса, а третьи входы - с входом управлени чейки, причем пр мой выход первого элемента пам ти со динен с первыми входами первого и вт рого элементов И-НЕ, выходы которых соединены с первыми входами соответственно первого и второго элементов .Неравнозначность, выходы которых соединены соответственно с первым и вторым входами третьего элемента ИНЕ , третьий вход которого соединен с инверсным выходом третьего, элемента пам ти, а выход соединен с первым входом третьего элемента Неравнозначность , второй вход которого соединен с пр мым выходом третьего элемента пам ти, а выход соединен с первым инвертирующим входом элемента ИЛИ,выход которого соединен с инфор мационным выходом устройства, а второй инвертирующий вход соединен с выходом четвертого элемента И-НЕ, первый вход которого соединен с пр мым выходом четвертого элемента пам ти, а второй вход соединен с выходом четвертого элемента Неравнозначность , первый вход которого под ключен к выходу второго элемента Неравнозначность, а второй вход подключен к второму входу первого элемента Неравнозначность и к первому информационному входу чейки , причем второй вход второго элеме та Неравнозначность подключен к пр мому выходу второго элемента пам ти, а второго вход второго элемента И-НЕ соединен со вторым информационным входом чейки 2. Однако известна чейка имеет сложную конструкцию и не позвол ет вычисл ть булевые функции, заданные в виде релейно-контактных схем, без предварительного их преобразовани к форме булевых выражений. Целью изобретени вл етс упроще ние чейки и расширение области применени путем вычислени булевых функций, заданных в виде релейнокоитактных схем без их предварительного преобразовани к форме булевых выражений. Поставленна цель достигаетс тем, что в чейке однородной структуры, содержащей триггеры, элементы И, ИЛИ и Неравнозначность, причем первый и второй входы настройки чейки подключены к информационным входам первого и второго триггеров соответственно , входы установки в ноль которых подключены к входу установки в ноль третьего триггера и к входу установки в ноль чейки, вход управлени которой подключен к входам управлени записи информации первого, BToporo и третьего триггеров, первый информационный вход чейки подключен к первому входу первого элемента И, выход первого триггера подключен к первому входу второго элемента И , вход переменной информации чейки подключен к информационному входу третьего триггера, выходы второго и третьего триггеров подключены к первому и второму входам элемента Неравнозначность соответственно,выход которого подключен к второму вхо,ду первого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого подключен к второму информационному входу чейки, первый выход которой подключен к выходу элемента ИЛИ и к второму входу второго элемента И, выход которого подключен к второму выходу чейки. На фиг. 1 изображена чейка однородной структурыJ на фиг. 2 - пример реализации устройством булевой функции f(X, Хл, Х, ),представленной в виде релейно-контактной схемы. Ячейка содержит триггеры 1-3, элемент k Неравнозначность, элементы И 5 и 6, элемент 7 ИЛИ, входы 8 и 9 настройки, вход 10 переменной чейки, вход 11 сброса, вход 12 управлени , информационные входы 13 и 14, выходы 15 и 16. Входы триггеров 1 и 2 подключены соответственно к входам 8 и 9 настройки чейки, вход триггера 3 к входу 10 переменной чейки, входы установки в ноль триггеров 1,2 и 3 к входу 11 сброса, а другие их входы соединены с входом 12 управлени чейки, причем выход триггера 1 соединен с одним из входов элементаThe invention relates to automation and computer technology and is intended to DG. calculating Boolean functions. The well-known homogeneous structure cell for calculating the Boolean functions, containing the first, second and third trggs, whose inputs are connected respectively to the outputs of the first, second, third, fourth, fifth and sixth And elements, the inverse output of the first trigger And whose second input is connected to the direct output of the second trigger, the inverse output of which is connected to the first input of the eighth element And, the second input of which is connected to the direct output of the first trigger, and the third input is connected to The first input of the cell to which the first input of the second element AND is also connected through the element is NOT the first input of the first element AND and the third input of the seventh element AND, the output of which is connected to the output of the cell and with the output of the eighth element AND, the fourth input of which is connected through the element NOT with the control bus cell and with the first input of the tenth element I, and directly with the first input of the ninth element I, whose second input is connected to the direct output of the third trigger, and the third input through the element is NOT connected to the second input of the device and a second input of the tenth AND gate, whose output is connected to second inputs of the first. the second, third, fourth, fifth and sixth elements And, the first input of the third element And through the element is NOT connected to the third input of the cell, the first input of the fourth element And is connected to the output of the ninth element And, the first input of the fifth element And is connected through the element NOT with: the first input of the sixth element And and the fourth input of cell 1. The disadvantages of this cell are the complexity and functional limitation, which does not allow to calculate the Boolean functions specified in the form of a relay contact diagram, without preliminary transforms and records in the basis of the pierce arrow. Closest to the proposed technical entity is a uniform structure for calculating Boolean functions, containing four memory elements, the first inputs of which are connected to the cell setup inputs, the second inputs are connected to the reset input, and the third inputs are connected to the cell control input. the direct output of the first memory element is connected to the first inputs of the first and second NAND elements, the outputs of which are connected to the first inputs of the first and second elements respectively. The non-equilibrium, the outputs of which are connected to Respectively with the first and second inputs of the third INE element, the third input of which is connected to the inverse output of the third, memory element, and the output is connected to the first input of the third element Negeneracy, the second input of which is connected to the direct output of the third memory element, and the output is connected to the first inverting input of the OR element, the output of which is connected to the information output of the device, and the second inverting input is connected to the output of the fourth NAND element, the first input of which is connected to the direct output of the fourth el memory, and the second input is connected to the output of the fourth element Equilibrium, the first input of which is connected to the output of the second element Equilibrium, and the second input connected to the second input of the first element Equilibrium and the second input of the second element Negeneracy connected to the direct output of the second memory element, and the second input of the second NAND element is connected to the second information input of cell 2. However, the known cell has a complex structure and does not allow you Enumerate Boolean functions defined as ladder circuits without first converting them to the form of Boolean expressions. The aim of the invention is to simplify the cell and expand the field of application by calculating Boolean functions defined as relay-touch circuits without first converting them to the form of Boolean expressions. The goal is achieved by the fact that in a cell of a homogeneous structure containing triggers, elements AND, OR, and Unequalities, the first and second inputs of the cell settings are connected to the information inputs of the first and second triggers, respectively, the installation inputs to zero of the third the trigger and to the setup input to the zero cell, the control input of which is connected to the recording control inputs of the first, BToporo and third triggers, the first information input of the cell is connected to the first input The first element And the output of the first trigger is connected to the first input of the second element And the variable input information of the cell is connected to the information input of the third trigger, the outputs of the second and third triggers are connected to the first and second inputs of the Balance element, respectively, the output of which is connected to the second input of the first AND element whose output is connected to the first input of the OR element, the second input of which is connected to the second information input of the cell, the first output of which is connected to the output of the OR element and to the second input of the second element And, the output of which is connected to the second output of the cell. FIG. 1 shows a cell of uniform structure in FIG. 2 shows an example of a device implementing a Boolean function f (X, Chl, X,), represented in the form of a relay-contact circuit. The cell contains triggers 1–3, element k imbalance, AND 5 and 6 elements, OR element 7, settings 8 and 9, variable cell input 10, reset input 11, control input 12, information inputs 13 and 14, outputs 15 and 16 The inputs of the trigger 1 and 2 are connected respectively to the inputs 8 and 9 of the cell settings, the input of the trigger 3 to the input 10 of the variable cell, the inputs for setting the triggers 1,2 and 3 to the input 11 of the reset, and their other inputs are connected to the input 12 of the cell control , moreover, the output of the trigger 1 is connected to one of the inputs of the element
t Неравнозначность, другой вход которого подключен к выходу триггера 3, а выход соединен с входом элемента И 5, другой вход которого подключен к информационному входу 13 чейки, а выход - к входу элемента ИЛИ 7, другой вход которого подключен к информационному входу It чейки, а выход соединен с выходом 15 чейки и с входом элемента И 6, второй вход которого соединен с выходом триггера 2, а выход - с выходом 16 чейки.t imbalance, the other input of which is connected to the trigger output 3, and the output is connected to the input of the element AND 5, another input of which is connected to the information input of the 13th cell, and the output to the input of the element OR 7, the other input of which is connected to the informational input of the cell, and the output is connected to the outlet 15 of the cell and to the input of the element 6, the second input of which is connected to the output of the trigger 2, and the output to the output of the 16 cell.
Ячейка работает следующим образом.The cell works as follows.
В начале работы триггеры 1,2 и 3 наход тс в нулевом состо нии после подачи сигнала сброса на вход 11At the start of operation, the triggers 1,2 and 3 are in the zero state after the reset signal is applied to input 11
чейки. Дл программировани чейки на настроечные входы 8 и 9 подаютс соответственно сигнала а и b , на вход 10 переменной чейки подаетс значение X входной переменной. При подаче сигнала Запись на управл |ющий вход 12 триггеры 1,2 и 3 запоминают поданную на их входы информацию . Состо ни информационных входовcells To program the cell, the tuning inputs 8 and 9 are respectively sent to the signals a and b, and the input variable value X is supplied to the input 10 of the variable cell. When a signal is sent to the control input 12, the triggers 1,2 and 3 remember the information fed to their inputs. State of Information Inputs
13 и 1 чейки соответственно Y и Z, состо ни выходов 15 и 16 чейки соответственно Y и Z .13 and 1 cells, respectively, Y and Z, exit states 15 and 16 cells, respectively, Y and Z.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803213055A SU941996A1 (en) | 1980-12-08 | 1980-12-08 | Homogeneous structure cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803213055A SU941996A1 (en) | 1980-12-08 | 1980-12-08 | Homogeneous structure cell |
Publications (1)
Publication Number | Publication Date |
---|---|
SU941996A1 true SU941996A1 (en) | 1982-07-07 |
Family
ID=20930091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803213055A SU941996A1 (en) | 1980-12-08 | 1980-12-08 | Homogeneous structure cell |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU941996A1 (en) |
-
1980
- 1980-12-08 SU SU803213055A patent/SU941996A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4677318A (en) | Programmable logic storage element for programmable logic devices | |
EP0102242B1 (en) | Data processing apparatus | |
GB1158134A (en) | Improved Multirank Multistage Shift Register | |
US4435757A (en) | Clock control for digital computer | |
KR960042413A (en) | Data processing system | |
SU941996A1 (en) | Homogeneous structure cell | |
JPS634151B2 (en) | ||
KR890012449A (en) | Programmable Logic Devices | |
US3380033A (en) | Computer apparatus | |
EP0130293B1 (en) | Latching circuit array of logic gates | |
KR890002768A (en) | One or more input asynchronous registers | |
JPS5572203A (en) | Control condition setter | |
SU1170456A1 (en) | Programmed control device | |
EP0282281A2 (en) | Differentiating logical circuit for asynchronous systems | |
SU1621143A1 (en) | Ik-type flip-flop | |
JPS63215212A (en) | Pulse circuit | |
SU984060A1 (en) | Asynchronous distributor cell | |
SU972500A1 (en) | Program logic device | |
SU1603367A1 (en) | Element of sorting network | |
JPS62123526A (en) | Central processing unit for digital signal processor | |
SU370725A1 (en) | MULTIFUNCTIONAL LOGICAL MODULE | |
SU686146A1 (en) | Multifunction logic element | |
SU890388A1 (en) | Adjustable device | |
SU1069205A1 (en) | Pulse redundancy oscillator | |
SU1583884A1 (en) | Apparatus for functional check of digital circuits |