SU944123A1 - Устройство дл измерени коэффициента ошибок - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ КОЭФФИЦИЕНТА

ОШИБСЖ

1 . . .

Изобретение относитс  к измеритепьной технике, в частности к измерител м достоверности передачи инфор ации, и может исполЕзЗоватьс  дл  оценки качества передачи дискретной информации в Ш1фровь1х линейных трактах систем элект росв зи .

Известно устройство дл  измерени  коэффициента ошибок, содержащее после довательно соединенные корректор ошй- ю бок, регистр сдвига и компаратор, второй вход которого объединенс первым входом .корректора ошибок,  вл5пощихс  входом испытательного сигнала, первый счетчик и последовательно соединенные ключ и ($ второй счетчик С 1

Однако в известном устройстве существует возможность ложной сйнхронизашш. так как если после заполнени  первого счетчика в регистре сдвига окажетс  Хо 20 т  бы один ошибочный бит информации, он, попав на вход корректора, исказит по крайней мере еше один бит входной информации, который в свою очередь породит новые ошибки, и этот процесс продолжаетс  до тех пор, пока не заполнитс  второй счетчик, который зарегистрирует в конечном итоге ошибки отсутст вующие в линейном сигнале.

Цель изобретени  - повышение точности измерений путем устранени  впи ..ни  ложной синхронизации.

Дл  этого в устройство дл   змере в  коэффициента ошибок, содержащее последовательно соединенные корректор ошибок, регистр сдвига и компаратор, второй вход которого объединен с первым входом ко| ректора ошибок, $тл ющимс  входом испытательного сигнала, первый счетчик и последовательно соединенные кпючи и второй счетчик, введены первый, второй н третий тфиггеры, блок совпадени  и дешифратор , при этом выход первого счетчика соединен с входом дешифратора, первый, второй и третий выходы которого соединены соответственно с первым входом блока совпадени  и с .нулевыми входами первого и второго триггеров, выход блока соБпадени  соединен с единичными входами первого и второго триггеров, установочные входы которых, объединенные с первым входом первого счетчика,  вл ютс  входом сигнала начальной установки, а выход компаратора соединен с единичным входом третьего триггера, тгулевой вход и пр мой и инверсный выходы которого соединены соответственно с выходом вто рого триггера, с вторым входом коррек- тора ошибок и с объединенными вторым входом блока совпадени  и первым входом ключа, второй вход которого соедине с пр мым выходом триггера, инверсный выход которого соединен с.вторым входо первого счетч1жа и с третьим- входом бл ка совпадени . На чертеже приведена структурна  электрическа  схема предлагаемого уст- ройс твд. Устройство содержит регистр 1 сдвиг компаратор 2, корректор 3 ошибок, ключ два счетчика 5 и 6, три триггера 7, 8 9, блок 1О совпадени  и дешифратор 11 Устройство работает следующим образом . Всю работу по выполнению предписа- ных ему функций разбивают на три этапа установка начального состо ни  ; запись информации и проверка отсутстви  ложно синхронизации. На первом этапе сигнал начальной установк и , поступа  на установочные входы счетчика 5 триггеров 7 и 8,устанавливает выход счетчика 5 и пр мые выходы триггеров 7 и 8 в состо ние логической // -I // При этом на первом и втором выходах дешифратора 11 установитс  уровень логического О, а на третьем - логической 1, а сигналы с выходов триггеров 7 и 8 закроют триггер 9, и ключ 4 и информаци  с выхода компаратора 2 не будет поступать на входы корректора 3 и- счетчика 6. После окончани  импульса установки начинаетс  второй этап работы, во врем  которого происходит запись входной информации через корректор 3, который вы полн ет логическую функцию ИЛИ, в регистр 1 сдвига.Одновремено начинает работать счетчик 5, на выходе которого первый импульс по вл етс  через N тактовых интервалов. Число К1 выбираетс  из соотношени  Ы 7 И , где и- длина регистра 1 сдви . Таким образом, по достижении счетчиком 5 коэффициента счета регистр 1 сдвига оказываетс  заполненным входной информацией. В момент окончани  второго этапа в схеме происход т следующие изменени  : на первом выходе дешифратора 11 устанавливаетс  уровень логической этот сигнал, поступа  на вход R триггера 8, устанавливает на его выходе уровень логического триггер 9 открываетс  дл  Прохождени  информации с выхода компаратора 2 на вход корректора 3 (так как на входе триггера 9 устанавливаетс  уровень логического 0), и корректор 3 начинает выполн ть логическую функцию ИСКЛЮЧАЮЩЕЕ ИЛИ; ключ 4 not-прежнему закрыт сигналом с выхода триггера 7, поэтому импульсы ошибок, вырабатьтаемые компаратором, не поступают на вход счетчика 6 (счетчик ошибок). После поступлени  на вход счетчика 5 N -ного тактового импульса начинаетс  третий этап работы устройства - проверка правильности синхронизации. На этом этапе на третьем выходе дешифратора 11 устанавливаетс  уровень логического О, открьюаюший блок 1О. Поэтому, если в течение этапа проверки синхронизации на выходе компаратора 2 по витс  хот  бы один импульс ошибки, он через триггер 9 и блок IO поступает на ус тановочные входы триггеров 7 и 8, с выхода триггера 7 - на установочные входы счетчика 5, возвратив всю схему в состо ние, соответствующее началу второго этапа. Если же за врем  третьего этапа на блок 1О не поступит ни одной ошибки, на втором выходе дешифратора 11 устанавливаетс  уровень логической 1, который установит уровен э логического О на выходе триггера 7 и откроет ключ 4. С этого момента импульсы ошибок с выхода компаратора 2 через триггер 9 и ключ 4 начинают поступать на вход счетчика 6, и устройство дл  измерени  коэффициента ошибок начинает нормально функционировать. Таким образом, введение в известное устройство nepfeoro, второго и третьего триггеров, блока совпадений и дешифратора позвол ет определить факт ложной синхронизации устройства и запрещать работу устройства на врем , необходимое дл  повторной синхронизации. Затраты времени на проверку и (в с гучае необходимости ) повторную синхронизацию устройства составл ют 3N тактовых интервалов. Максимальна  длина регистров сдвига, используемых в генераторах дл  проверки ци})ровых трактов, равна 23, т. е. дополнительные затраты времени состав  всего 70 - 8О тактовых интервалов, при этом не искажаетс  закон распределени  ошибок в тракте, что позвол ет произво , дить их дальнейшую статистическую обработку . рмула изоб р е т 8 н и   Устройство дл  измерени  коэффициента ошибок, содержащее последовательно соединенные корректор ошиЬок, регистр сдвига и компаратор, второй вход которого объединен с первым входом корректора ошибок,  вл ющимс  входом испытательного сигнала, первый счетчик и по . следовательно соединенные ключ и второй счетчик, отличающеес  тем; что,с целью повьпдени  точности измерений путем устранени  вли ни  ложной син хронизации устройства, введены первый, второй и третий триггеры, блок совпадеНИН и дешифратор, при этом выход первого счетчика соединен с входом дешифратора , первый, второй и третий выходы

бкоЗ

CUIHO/IO 9 23 которого соединены соответственно с первым входом блока совпадени  и с нулевыми входами первого и второго триггеров , выход блока совпадени  соединен с единичными входами первого и второго триггеров, установочные входы которых, объединенные с первым входом первого счетчика,  вл ютс  входом сигнала начальной установки, а выход компаратора соединен с единичным входом третьего триггера, нулевой вход и пр мой и инверс-ч ный выходы которого соединены соответст венно с выходом второго триггера, с вторым входом корректора ошибок и с объединенными вторым входом блока совпадени  и первым входом ключа, второй вход которого соединен с пр мым выходом первого триггера, инверсный выход которого соединен с вторым входом йервого счетчика и с третьим входом блока совпадени . Источники информашш, прин тые во внимание при экспертизе 1. Патент Великобритании № 1431218, кл. Н 4 Р, 1976 (прототип ).

Claims (1)

1. 'Формула изобретения

   Устройство для измерения коэффициента ошибок, содержащее последовательно соединенные корректор ошиОок, регистр 15 сдвига и компаратор, второй вход которого объединен с первым входом корректора ошибок, являющимся входом испытательного сигнала, первый счетчик и последовательно соединенные ключ и второй 20 счетчик, отличающееся тем; что.^с целью повышения точности измерений путем устранения влияния ложной синхронизации устройства, введены первый, второй и третий триггеры, блок совпаде- 25 ния и дешифратор, при этом выход первого счетчика соединен с входом дешифратора, первый, второй и третий выходы которого соединены соответственно с первым входом блока совпадения и с нулевыми входами первого и второго триггеров, выход блока совпадения соединен с единичными входами первого и второго триггеров, установочные входы которых, объединенные с первым входом первого счетчика, являются входом сигнала начальной установки, а выход компаратора соединен с единичным входом третьего триггера, нулевой вход и прямой и инверс-ч ный выходы которого соединены соответственно с выходом второго триггера, с вторым входом корректора ошибок и с объединенными вторым входом блока совпадения и первым входом ключа, второй вход которого соединен с прямым выходом первого триггера, инверсный выход которого соединен с вторым входом первого счетчика и с третьим входом блока совпадения.