SU1515176A1 - Устройство дл контрол температуры - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматических системах контрол  и измерени  температуры, а также других параметров сложных объектов. Целью изобретени   вл етс  повышение надежности устройства путем цифровой компенсации температурного и временного дрейфа. Устройство содержит датчики объекта 1, аналоговый коммутатор 2, аналого-цифровой преобразователь 4, первый блок синхронизации 3, первый блок пам ти 10, первую схему сравнени  11, образцовые эквиваленты датчиков 5, передатчик 6, приемник 7, второй блок синхронизации 8, мультиплексор 9, второй блок пам ти 12, вторую схему сравнени  13, блок управлени  и задани  уставок 14. 7 ил.

Description

ел

СП

ot

315

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматических системах контрол  и измерени  температуры , а также других параметров сложных объектов.

Цель изобретени  - повьппение надежности устройства.

На фиг.1 приведена структурна  схема предлагаемого устройства на фиг.2 - функциональна  схема первого блока синхронизации; На фиг.З - функциональна  схема передатчика; на фиг.4 - функциональна  схема второго блока синхронизации; на фиг.З - функциональна  схема приемника,- на фиг.6 - функциональна  схема первой схемы сравнени ; на фиг.7 - функциональна  схема блока управлени  и задани  уставок.

Устройство содержит датчики объекта 1, аналоговый коммутатор 2, первый блок 3 синхронизации, аналого- цифровой преобразователь А, образцовые эквиваленты датчиков 5, передатчик 6, приемник 7, второй блок 8 синхронизации, мультиплексор 9, первый блок Ю пам ти, первую схему 11 сравнени , второй блок 12 пам ти, вторую схему 13 сравнени , блок 14 управлени  и задани  уставок, входы и выходы 15-59. Кроме того, устройство содержит генератор 60 тактовых импульсов, счетчик-делитель 61, дво- ичньй счетчик 62, входной регистр 63, элементы ИЛИ 64.1 и 64.2,преобразователь 65 импульсов в парафазный код, генератор 66 пачек импульсов, счетчик 67, элемент 68 задержки, формирователь 69 импульсов, элемент 2И-1ШИ 70 регистр 71 сдвига, элемент 72 задержки, элемент И 73, компаратор 74, первый элемент И 75, элемент ИЛИ 76, второй элемент И 77.

Блок управлени  (фиг.7) содержит дешифратор 78, первый 79 и второй 80 регистры, вычитатель 81, делитель 82, умножитель 83, сумматор 84, узел 85 пам ти, счетчик 86, триггер 87, первый элемент ИЛИ 88, мультиплексор 89, элемент 90 совпадени , второй элемент ИЛИ 91, первый 92, второй 93 и третий 94 элементы И.

Устройство работает следующим образом .

Информаци  от датчиков объекта 1 поступает на информационные входы 15 аналогового коммутатора 2, который

64

в зависимости от кода адреса, поступающего на управл ющий вход 16 аналогового коммутатора 2 с вых.ода 17 блока 3, подключает к входу аналого- цифрового преобразовател  4 выход соответствующего датчика 1. Первый блок 3 синхронизации формирует две непрерывные последовательности импульсов , поступающие на выход 18 блока 3, с выхода генератора 60 тактовых импульсов блока 3 (фиг.2) и с выхода счетчика-делител  61, формирующего импульс с частотой в К

N + М 1 раз меньше частоты генератора 60 и длительностью, равной периоду следовани  генератора 60. На выходе 17 блока 3 двоичным счетчиком 62 формируетс  двоичный N-разр дный код адреса датчика, переключаемый по спаду импульса на выходе счетчика-делител  61.

На выходе аналого-цифрового преобразовател  4 вырабатываетс  М-разр дный код температуры соответствующего датчика, которьш вместе с кодом адреса- заноситс  во входной регистр 63 передатчика 6 (фиг.З) по спаду импульса на выходе счетчика-делител  61 блока 3, а затем под управлением импульсов генератора 60 блока 3 передаютс  по двухпроводной линии св зи двухпол рными 1гмпульсами (единична  информаци  передаетс  положительным импульсом на первой линии .св зи и отрицательным - на второй, нулева  информаци  - отрицательным на первой линии св зи и положительным на второй После передачи кодов температуры и

номера датчика передаетс  расширенный сигнал окончани  передачи. За врем  передачи информации о температуре одного датчика производитс  преобразование температуры следующего из

датчиков 1 в цифровой код цепочкой; датчик 1 - ком гутатор 2 - аналого-цифровой преобразователь 4. Приемник 7 преобразует входной последовательный код в пapaллeльньD, вьщава  информацию

о температуре датчика на выходе 25 и его номере на выходе 24. После приема информации при поступлении на вход приемника 7 расширенного импульса, приемник 7 вырабатывает сигнал конца приема на выходе 23. Сигнал конца приема запускает работу второго блока 8 синхронизации, который вырабатьтает четыре импульса считывани  на выходе 28, четыре импульса записи на вьгхо

15

де 27, задержанных относительно нм- нульсов считынани , и двухраэр дный дноичный код на выходе 26, определ ющий тип считываемой уставки. По каждому импульсу считьшани , по адресу, ко которого формируетс  из кода номера датчика и кода типа уставки, поступающего на адресные входы 41 и Д2 блока 12 пам ти и через информационные входы 29 и 30 мультиплексора 9, при отсутствии импульса записи, на адресный вход 33 блока 10 пам ти, считываетс  информади  из блоков 10 и 12 пам ти . Пам ть блока 10 хранит дл  каждого датчика четыре уставки, определ ющих рабочий диапазон и предельные значени  температуры контролируемой точки объекта (предупредительна  верхн   и нижн   и аварийна  верхн   и нижн  ). Запись значений уставок в блок 10 пам ти без учета погрешностей осуществл етс  при началь){ой установке и с учетом возникающих в системе погрешностей при каждом измене- НИИ величин погрешности по импульсам , формируем на выходе 55 блока 14 управлени  и задани  уставок. При этом информаци  с выхода 53 блока 14 за оситс  в блок 10 пам ти. Формиро- импульсов на 55 блока 14 и управление м льтиплексором 9 осуществл етс  по импульсам записи,формируем ) на выходе 27 блока 8 управлени . Режим ачальной устаноБ и устрой . ства задаетс  подачей импульса на вход устройства, по которому блок 14 осуществл ет запись кодов уставок в блок 10 пам ти. Перва  схема 11 сравнени  в зависимости от типа уставки, определ емого кодом на выходе 26 блока 3 синхронизации, вы вл ет превьт е- ние верхних предупредительных и аварийных уставок либо понижение значени  температуры нижних предупреди- тельных и аварийных уставок. Вы вленна  первой схемой 11 сравнени  метка отклонени  от рабочего (предельного) диапазона температуры поступает на вход 45 второй схемы 13 сравнени , на вход 46 которой поступает с выхода блока 12 пам ти метка отклонени ,за- фиксирован 1а  в предыдущем цикле опроса датчиков первой схемой 11 сравнени . При равенстве указанных меток изменений на выходе второй схемы 13 сравнени  по вл етс  сигнал, поступающий на вход 50 блока 14 и на выход 59 устройства. Запись информации во вто

5 0 5 О Q 0

5

766

рой блок 12 пам ти осуществл етс  по каждому импульсу записи на входе 44 второго блока 12 пам ти, при этом значение метки изменени  с выхода схемы 11 сравнени  заноситс  во второй блок 12 пам ти. Така  организаци  контрол  границ уставок позвол ет исключить выдачу устройством ложной информации , вызванной случайными возмущени ми в системе. Информаци  на выходе 58 устройства считаетс  верной при единичном значении сигнала на выходе 59 устройства, т.е. при повторе метки отклонени  какого-либо датчика в двух соседних циклах опроса.

Контроль погрешности системы и ее коьтенсацию осуществл ют следующим образом.

К входу аналогового коммутатора 2 подкл очены два образцовых эквивалента . датчиков 5 с выходными сигналами,равными выходным сигналам датчиков при нулевой температуре и при максимальной ((.) вырабатываемый на выходе аналого-цифрового преобразовател  4 при подключении к нему аналоговым коммутатором 2 образцового экви- датчика нулевой температуры (Мд), характеризует посто нное смещение кода (аддетивна  составл юща  погрешности ) . Код, получаемый на выходе аналого-цифрового преобразовател  при подключении к нему аналоговым коммутатором 2 образцового эквивалента максимальной температуры (М) , содержит погре иности, характеризующиес  посто нным смещением и изменением коэффициентов преобразовани  аналоговых элементов системы (аддетивна  и мультипликативна  составл ющие погрешности ) . При начальной установке устройства в блок 10 пам ти по адресам, соответствующим номерам датчиков, вместо которых включены образцовые экв валенты датчиков 5 записаны вместо кодов уставок соответственно коды нулевой и максимальной температуры. При приеме информации от образцового эквивалента датчиков и при отсутствии погрешности в системе на выходе первой схемы 11 сравнени  отсутствует метка изменени . При отличии принима- емого кода от кода, записанного в блоке 12 пам ти, при приеме информации от образцового эквивалента датчиков, на выходе первой схемы 11 сравнени  по вл етс  метка изменени , ука;- ыраю- ща  на наличие погрешности в системе.

71

При наличии метки изменени  в следующем цикле опроса в процессе приема информации от этого же образцового эквивалента датчиков, на выходе второй схемы 13 сравнени  по вл етс  сигнал, указывающий на систематический характер погрепшости. При совпа- дейки сигналов на входах 49 и 50 бЛбка 14, поступающих с выходов пер- вой 11 и второй 13 схем сравнени  в процессе приема информации от образцового эквивалента датчиков 5, о.существл етс  запуск блока 14. При этой блок 14 осуществл ет запомина- ние кодов от образцовых эквивалентов датчиков 5 и вычисление новых значений уставок с учетом по вившейс  погрешности по формуле

М,

А)СТ

M -

АА и КС

VCT

Вычисленные значени  уставок записываютс  в первый блок 10 пам ти,По адресам, соответствующим номерам дат- чиков, вместо которых включены образцовые эквиваленты датчиков, записываютс  прин тые от этих эквивалентов коды. Таким образом, после осуществлени  коррекцш уставок при приеме информации от образцовых эквивалентов датчиков на выходе схемы 11 сравнени  будет отсутствовать метка изменени  до по влени  дополнительных погрешностей в устройстве, при этом, работа устройства в процессе компенсации погрешности аналогична описанной ранее .

Функциональна  схема вычислительного блок-а 1А приведена на фиг. 7. Де- шифратор 78 осуществл ет расшифровку номера принимаемого датчика. Сигналы на выходах 1 и К соответствуют номерам образцовых эквивалентов датчиков 5 максимальной и нулевой температуры . Регистры 78 и 80 запоминают коды от образцовых эквивалентов датчиков 5 соответственно максимальной и нулевой температуры. Вычи- татель, делитель, умножитель и сумматор 81-84 осуществл ют вычисление по формуле, узел 85 пам ти хранит начальные коды уставок, а также коды, соответствующие образцовым эквивалентам датчиков 5 без учета погрешностей устройства. Счетчик 86 осуществл ет формирование последовательности адресов дл  узла 85 пам ти, одновременно поступающих на выход 54 и ис

8

Q 5

0

5 30 -

Q

5

5

пользующихс  при записи данных в первый блок 10 пам ти. При начальной установке устройства на вход 52 блока 14 поступает импульс начальной установки, по которому взводитс  триггер 87 и устанавливаетс  в нулевое состо ние счетчик 86. Сигнал с выхода триггера 87 разрешает запись информации от образцовых эквивалентов датчиков в регистры 79 и 80 через элемент ИЛИ 88 ч переключает мультиплексор 89 на передачу данных с выхода узла 85 пам ти на выход 53 блока 14. По каждому импульсу записи, поступающему на вход 51, осуществл етс  переключение счетчика 86 и прохождение импульса на выход 55 через элемент 90 совпадени . По окончании начальной установки устройства, сигналом переполнени  с выхода счетчика 86 сбрасываетс  триггер 87 и запрещаетс  прохождение импульсов через элемент 90 совпадени . Сн тие сигнала с выхода триггера 87 вызывает подключение мультиплексором 89 данных с выхода сумматора 84 на выход 53 блока 14. В процессе работы устройства при приеме информации от образцовых эквивалентов датчиков и при наличии сигналов на выходах первой 11 и второй 13 схем сравнени , поступающих на входы 49 и 50 блока 14, осуществл етс  запись информации в регистры 79 и 80. При записи информации в один из регистров 79 или 80, через элемент ПЛИ 91 устанавливаетс  в нулевое состо ние Счетчик 86, сжима  сигнал запрета с входа элемента 90 совпадени . По каждому импульсу записи на входе 51 осуществл етс  считывание кодов уставок из узла 85 пам ти, коррекци  этого значени  с учетом погрешности умножителем 83 и сумматором 84 и передача данных через ьгультиплексор 89 на выход 53 блока 14. По окончании считывани  всех уставок из узла 85 пам ти, сигналом переполнени  с выхода счетчика 86 запрещаетс  прохождение импульсов через элемент 90 совпадени .

Блок 14 может быть реализован на основе средств микропроцессорной техники с заданием алгоритма работы программным путем. При этом возможности устройства могут быть расимрены. В частности возможна установка образцовых эквивалентов датчиков с выходными сигналами вблизи нижней и верхней

границ диапазона, не соответствующих точно границам диапазона, но и с из- вес(гными с высокой точностью параметрами .

Изобретение позвол ет повысить достоверность контрол  температуры путем введени  цифровой компенсации температурного и временного дрейфа параметров аналоговых элементов уст- ройств.Использование приемника и передатчика позвол ет повысить достоверность передаваемой по линии св зи информации при удалении датчиков. Использование информации о выходе значени  температуры за установленные границы совпадающей в двух соседних циклах опроса позвол ет повысить устойчивость устройства к случайным возмущени м,

Claims (2)

1. Формула изобретени 

   1, Устройство дл  контрол  температуры , содержащее аналоговый коммут - тор, первый блок синхронизации, анало го-цифропой преобразователь, первую схему сравнени , первый блок пам ти и датчики объекта, выходами соединенные с соответствующими икформацион- ными входами аналогового коммутатора. выход которого соединен с входом аналого-цифрового преобразовател , а управл ющий вход - с адресным выходом первого блока синхронизации, выход первого блока пам ти соединен с первым информационньм входом первой схемы сравнени , отличающеес  тем, что, с целью повышени  надежности устройства, в него введены блок управлени  и задани  уставок, второй блок синхронизации, мультиплексор,второй блок пам ти, втора  схема сравнени , образцовые эквиваленты датчиков, передатчик и приемник, выходы образцо вых эквивалентов датчиков соединены с соответствующими информационными входами аналогового коммутатора, выход аналого-цифрового преобразовател  соединен с информационн)з1м входом передатчика , адресный вход которого соеди ней с адресным выходом первого блока синхронизации, синхровыходом соединенного с синхровходом передатчика , выход которого соединен с входом приемника, синхровыход которого соединен с управл ющим входом второго блока синхронизации, адресный выход приемника соединен с первым информационным входом мультиплексора, первым адресным входом второго блока пам ти, первым входом блока управлени  и задани  уставок и  вл етс  первым выходом устройства, информационный выход приемника соединен с вторым входом первой схемы сравнени  и вторы входом блока управлени  и задани  уставок , первьш вькод которого соединен с информационным входом первого блока пам ти, адресным входом соединенного выходом мультиплексора, второй инфор- мационньй вход которого соединен с кодовым выходом второго блока синхронизации , вторым адресным входом второго блока пам ти, управл ющим входом первой схемы сравнени  и  вл етс  вторым выходом устройства, выход первой схемы сравнени  соединен с первым входом второй схемы сравне1Н1 , третьим входом блока управлени  и зада- ни)/ уставок, информационным входом второго блока пам ти и  вл етс  третьим выходом устройства, выход второго блока пам ти соединен с вторым входом второй схемы сравнени , выход которой  вл етс  четвертым выходом устройства и подключен к четвертому пходу блока управлени  и задани  уставок , BTopoff выход которого соединен с третьим информационным входом мультиплексора , управл ющий вход которого соединен с выходом записи второго блока синхронизации, входом записи второго блока пам ти и п тым входом блока управлени  и задани  уставок, шестой вход которого  вл етс  входо устройства, выход считывани  второго блока синхронизации соединен с входами считывани  первого и второго блоков пам ти, третий выход блока управлени  и задани  уставок соединен с входом записи первого блока пам ти.
2. 2. Устройство по п.1, о т л и ч а ю щ е е с   тем, что блок управлени  и задани  уставок содержит дешифратор, первый и второй регистры, вь читатель, делитель, умножитель, сумматор, узел пам ти, счетчик, триггер, мультиплексор , элемент совпадени , первый и второй элементы ИЛИ, с первого по третий элементы И, входы дешифратора  вл ютс  первым входом блока, входы данных первого и второго регист;)ов  вл ютс  BTopbiM входом блока, входы третьего элемента И  вл ютс  им и четвертым входами блока соответственно , первьй вход элемента сов1 15151

   падели  и вход управлени  узла пам ти  вл ютс  п тым входом блока, устаноВоч пл1 вход триггера и первый вход сброса счетчика  вл ютс  шестым входом блока, выходы дешифратора соответственно соединены-с первыми входами первого и второго элементов И, выход третьего элемента И соединен с первым входом первого элемента ИЛИ, Q выходом подключенного к вторым входам первого и второго элементов И, выход первого элемента И соединен со строби- РУ10ЩИМ входом первого регистра и с .первым входом второго элемента И, вы-15 ход второго элемента И соединен со стробнрующим входом второго регистра и с вторым входом второго элемента И, выходом подключенного к второму входу сброса счетчика, выход триггера соеди-20 нен с входом управлени  мультиплексора и с вторым входом первого элемента ИЛИ, выход элемента совпадени  соединен со счетным входом счетчика и  вл етс  третьим выходом блока, выходы 25

   76: 12

   первого регистра подключены к входам уменьшаемого вьпштател , а выходы второго регистра - к входам вычитаемого вычитател  и входам первого слагаемого сумматора, входами второго слагаемого подключенного к выходам умножител , а выходами -.к входам данных первой группы мультиплексора, входами данных второй группы подключенного к выходам узла пам ти, которые соединены с входами первого сомножител  умножител , выходы мультиплексора  вл ютс  первым выходом блока, выходы счетчика соединены с адресными входами узла пам ти и  вл ютс  вторым выходом блока, выходы вычитател  подключены к входам делимого делител , входы делител  которого подключены к шине уставки блока, а выходы делител  соединены с входами второго сомножител  умножител , выход переполнени  счетчика подключен к входу сброса триггера и второму входу элемента совпадени .

   J

   фиг. itФиг . 5