SU801230A1 - Устройство дл автоматическойРЕгулиРОВКи уСилЕНи - Google Patents
Устройство дл автоматическойРЕгулиРОВКи уСилЕНи Download PDFInfo
- Publication number
- SU801230A1 SU801230A1 SU792758392A SU2758392A SU801230A1 SU 801230 A1 SU801230 A1 SU 801230A1 SU 792758392 A SU792758392 A SU 792758392A SU 2758392 A SU2758392 A SU 2758392A SU 801230 A1 SU801230 A1 SU 801230A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- multiplier
- key
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
Изобретение относитс к радиотехник и может использоватьс дл стабилизации по амплитуде последовательности им пульсов в широком диапазоне изменени входных сигналов при сохранении формы стабилизируемых импульсов при наличии помех. Известно устройство дл автоматической регулировки усилени , содержащее соединенные последовательно интегратор , регулируемый усилитель, другой вход которого вл етс входом устройства , и первый элемент сравнени , на другой вход которого подан опорный сиг нал, перемножитель и соединенные последовательно -блок статистического обнаружени интервала существовани импульсного сигнала и обнаружитель исчезновени импульсной последовательности LlJ. Однако известное устройство oблiaдa- ет низкой точностью поддержани уровн входного импульсного сигнала при воз- действии низкочастотных и высокочастотных помех. Цель изобретени - поовышение точности поддержани уровн входного импульсного сигнала при воздействии низкочастотных и высокочастотных помех. Указанна цель достигаетс тем, что в устройстве дл автоматической регулировки усилени , содержащем соединенные последовательно интегратор, регулируемый усилитель, другой вход которого вл етс входом устройства, и первый элемент сравнени , на другой вход которого подан первый опорный сигнал, перемножитель и соединенные последовательно блок статистического обнаружени интервала существовани импульсного сигнала и обнаружитель исчезновени импульсной последовательности, между выходом Обнаружител исчезновени импульсной последовательности и входом интегратора включены параллельно первый ключ, другой вход которого соединен с выходом первого элемента сравнени , и второй
ключ, другой вход которого соединен с выходом перемножигел , между выходом регулируемого усилител и входом перемножител включены последовательно вычитатель, фильтр верхних частот, сумматор и второй элемент сравнени , на другой вход которого подан второй опорный сигнал, при этом вход блока статистического обнаружени интервала существовани импульсного сигнала соединен с выходом сумматора, а выход - с другими входами вычитател и сумматора, другой вход перемножйтел соединен с выходом блока статистического обнаружени интервала существовани импульсного сигнала, а выход - с другим входом второго ключа.
На чертеже приведена структурна электрическа схема предлагаемого устройства .
Устройство содержит интегратор, регулируемый усилитель 2, первый элемент 3 сравнени , перамножитель 4, блок 5 статистического обнаружени интервала существовани импульсного сигнала, обнаружитель 6 исчезновени импульсной последовательности, первый ключ 7, второй ключ 8, фильтр 9 верхних частот, сумматор 10, второй элемент 11 сравнени и вычитатель 12.
Устройство работает следующим образом .
При отсутствии импульсного сигнала, когда на входе действует только низкочастотна помеха и высокочастотный шум, фильтр 9 подавл ет низкочастотную помеху, пропуска на выход устройства высокочастотный шум. Блок 5 не реагирует на высокочастотную помеху. Обнаружитель 6 размыкает второй ключ 8 и замыкает первый ключ 7, подключа ко входу интегратора 1 первый элемент 3 сравнени с заданным уровнем. В это режиме работы устройство осуществл ет стабилизацию низкочастотной помехи, подержива ее на заданном уровне.
Такое схемное решение позвол ет избежать насыщени регулируемого усилител 2 в момент включени устройства или при пропадании импульсной последовательности в случае действи на его входе низкочастотной помехи.
При поступлении на вход устройства последовательности информационных импульсов блок 5, в качестве которого используетс активное веро тностное реле, формирует передний фронт импульс представл ющего собой веро тность превышени импульсным сигналом порогового уровн . Скачок напр жени с выхода блока 5 поступает на второй вход вычи- тател 12 и на второй вход сумматора 1О. В момент времени, когда выходной сигнал становитс меньше порогового уровн , блок 5 формирует задний фронт импульса. Обнаружитель 6 размыкает первый ключ 7 и замыкает второй ключ
8. Импульсные сигналы одновременно по-
ступают на второй элемент 11 сравнени , где происходит сравнение импульса с заданным уровнем стабилизации. Сигнал рассогласовани с выхода второго элемента 11 сравнени поступает на
вход перемножени 4, на второй вход которого подаетс сигнал с выхода блока 5. Сигнал с выхода перемножител 4 через второй ключ 8 поступает на интегратор 1, где интегрируетс , превра1Ча сь в управл ющий сигнал, который поступает на вход управлени регулируе МОго усилител 2. Посто нна времени . интегратора 1 выбираетс исход из максимального уровн высокочасготных
помех, действующих на входе устройства, и желаемой длительности переходного процесса, за врем которого импульсна последовательность любой амплитуды приводитс к импульсной последовательности заданной амплитуды.
Claims (1)
- Формула избретениУстройство дл автоматической регулировки усилени , содержащее соединенные последовательно интегратор, регулируемый усилитель, другой вход которого вл етс входом устройства, и первый элемент сравнени , на другой вход которого подан первый опорный сигнал, пере- множитель и соединенные последовательно блок статистического обнаружени интервала существовани импульсного сигнала и обнаружитель исчезновени импульсной последовательности, о т л и ч а ю щ е е с и тем, что, с целью повышени точности поддержани уровн входного импульсного сигнала при воздействии низкочастотных и высокочастотных помех , между выходом обнаружител исчезновени импульсной последовательности и входом интегратора включены параллельно первый ключ, другой вход которого соединен с выходом первого элемента сравнени , и второй ключ, другой вход которого соединен с выходом перемножител , между выходом регулируемого усилител и входом перемножителвключены последовательно вычигатель, фильтр верхних частот, сумматор н второй элемент сравнени , на другой вход которого подан второй опорный сигнал, при этом вход блока статистического обнаружени интервала существовани импульсного сигнала соединен с выходом сумматора, а выход - с другими входами вычитател и сумматора, другой вхйа перемножител соединен с выходом блока статистического обнаружени интервала существовани импульсного сигнала а выход - с другим входом второго клю- ча.Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР NI 618835, кл. Н 03 G 3/20, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792758392A SU801230A1 (ru) | 1979-04-26 | 1979-04-26 | Устройство дл автоматическойРЕгулиРОВКи уСилЕНи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792758392A SU801230A1 (ru) | 1979-04-26 | 1979-04-26 | Устройство дл автоматическойРЕгулиРОВКи уСилЕНи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU801230A1 true SU801230A1 (ru) | 1981-01-30 |
Family
ID=20824398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792758392A SU801230A1 (ru) | 1979-04-26 | 1979-04-26 | Устройство дл автоматическойРЕгулиРОВКи уСилЕНи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU801230A1 (ru) |
-
1979
- 1979-04-26 SU SU792758392A patent/SU801230A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4016486A (en) | Land mine detector with pulse slope, width and amplitude determination channels | |
SU801230A1 (ru) | Устройство дл автоматическойРЕгулиРОВКи уСилЕНи | |
JPS56135128A (en) | Knocking oscillation detection device | |
US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
SU542329A1 (ru) | Устройство дл временной автоматической регулировки усилинени | |
SU978381A2 (ru) | Устройство обработки импульсных сигналов с неизвестной начальной фазой и длительностью | |
SU122497A1 (ru) | Способ подавлени случайных импульсных помех | |
SU1142900A1 (ru) | Устройство дл обработки импульсных сигналов | |
US3925733A (en) | Maximum pulse density detector | |
JPS56146381A (en) | Television voice receiving device | |
SU123577A1 (ru) | Схема быстродействующей системы АРУ | |
JPS558657A (en) | Signal delay circuit | |
JPS5654120A (en) | Amplitude discriminating circuit for magnetic recorder | |
JPS6365910B2 (ru) | ||
SU943607A1 (ru) | Устройство дл измерени малых уровней сверхвысокочастотных сигналов | |
SU396837A1 (ru) | Устройство автоматического регулирования среднего числа шумовых выбросов | |
JPS57164605A (en) | Amplifier | |
JPS5510069A (en) | Air-fuel ratio controlling apparatus | |
SU886288A2 (ru) | Устройство синхронизации | |
US3891928A (en) | Vlf phase tracker with phase discretion | |
SU748801A1 (ru) | Устройство дл автоматической регулировки усилени | |
SU1401616A2 (ru) | Устройство выделени информационных импульсов при наличии помех | |
SU930697A1 (ru) | Устройство выделени информационных импульсов при наличии помех | |
JPS5443670A (en) | Peak voltage position detection system | |
JPS6412725A (en) | Synthesizer receiver |