SU801230A1 - Device for automatic regulation of amplification - Google Patents
Device for automatic regulation of amplification Download PDFInfo
- Publication number
- SU801230A1 SU801230A1 SU792758392A SU2758392A SU801230A1 SU 801230 A1 SU801230 A1 SU 801230A1 SU 792758392 A SU792758392 A SU 792758392A SU 2758392 A SU2758392 A SU 2758392A SU 801230 A1 SU801230 A1 SU 801230A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- multiplier
- key
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
Изобретение относитс к радиотехник и может использоватьс дл стабилизации по амплитуде последовательности им пульсов в широком диапазоне изменени входных сигналов при сохранении формы стабилизируемых импульсов при наличии помех. Известно устройство дл автоматической регулировки усилени , содержащее соединенные последовательно интегратор , регулируемый усилитель, другой вход которого вл етс входом устройства , и первый элемент сравнени , на другой вход которого подан опорный сиг нал, перемножитель и соединенные последовательно -блок статистического обнаружени интервала существовани импульсного сигнала и обнаружитель исчезновени импульсной последовательности LlJ. Однако известное устройство oблiaдa- ет низкой точностью поддержани уровн входного импульсного сигнала при воз- действии низкочастотных и высокочастотных помех. Цель изобретени - поовышение точности поддержани уровн входного импульсного сигнала при воздействии низкочастотных и высокочастотных помех. Указанна цель достигаетс тем, что в устройстве дл автоматической регулировки усилени , содержащем соединенные последовательно интегратор, регулируемый усилитель, другой вход которого вл етс входом устройства, и первый элемент сравнени , на другой вход которого подан первый опорный сигнал, перемножитель и соединенные последовательно блок статистического обнаружени интервала существовани импульсного сигнала и обнаружитель исчезновени импульсной последовательности, между выходом Обнаружител исчезновени импульсной последовательности и входом интегратора включены параллельно первый ключ, другой вход которого соединен с выходом первого элемента сравнени , и второйThe invention relates to radio engineering and can be used to stabilize the amplitude of a sequence of pulses in a wide range of input signals while maintaining the shape of stabilized pulses in the presence of interference. A device for automatic gain control is known, comprising an integrator connected in series, an adjustable amplifier, the other input of which is the device input, and a first comparison element, on the other input of which a reference signal is fed, a multiplier and connected in series a block of statistical detection of the pulse existence interval and LlJ pulse disappearance detector. However, the known device has a low accuracy of maintaining the level of the input pulsed signal under the influence of low-frequency and high-frequency interference. The purpose of the invention is to increase the accuracy of maintaining the input pulse signal level when exposed to low-frequency and high-frequency interference. This goal is achieved by the fact that in a device for automatic gain control, comprising an integrator connected in series, an adjustable amplifier, the other input of which is the device input, and the first comparison element, the first reference signal is fed to the other input, the multiplier and the statistical detection unit connected in series the interval of existence of the pulse signal and the detector of the disappearance of the pulse sequence, between the output of the Detector of the disappearance of the pulse sequence and the input of the integrator are connected in parallel a first key, the other input of which is connected to the output of the first comparison element, and a second
ключ, другой вход которого соединен с выходом перемножигел , между выходом регулируемого усилител и входом перемножител включены последовательно вычитатель, фильтр верхних частот, сумматор и второй элемент сравнени , на другой вход которого подан второй опорный сигнал, при этом вход блока статистического обнаружени интервала существовани импульсного сигнала соединен с выходом сумматора, а выход - с другими входами вычитател и сумматора, другой вход перемножйтел соединен с выходом блока статистического обнаружени интервала существовани импульсного сигнала, а выход - с другим входом второго ключа.a key whose other input is connected to the output of the multiplier, between the output of the adjustable amplifier and the input of the multiplier is connected in series the subtractor, high-pass filter, adder and second comparison element, to the other input of which a second reference signal is fed, while the input of the pulse detection statistical block connected to the output of the adder, and the output to the other inputs of the subtractor and the adder, another input of the multiplier is connected to the output of the block of statistical detection of the interval with pulse, and the output with another input of the second key.
На чертеже приведена структурна электрическа схема предлагаемого устройства .The drawing shows a structural electrical circuit of the proposed device.
Устройство содержит интегратор, регулируемый усилитель 2, первый элемент 3 сравнени , перамножитель 4, блок 5 статистического обнаружени интервала существовани импульсного сигнала, обнаружитель 6 исчезновени импульсной последовательности, первый ключ 7, второй ключ 8, фильтр 9 верхних частот, сумматор 10, второй элемент 11 сравнени и вычитатель 12.The device comprises an integrator, an adjustable amplifier 2, a first comparison element 3, a multiplier 4, a statistical detection interval 5 of a pulse signal existence interval, a pulse sequence disappearance detector 6, a first key 7, a second key 8, a high-pass filter 9, an adder 10, a second element 11 comparison and subtractor 12.
Устройство работает следующим образом .The device works as follows.
При отсутствии импульсного сигнала, когда на входе действует только низкочастотна помеха и высокочастотный шум, фильтр 9 подавл ет низкочастотную помеху, пропуска на выход устройства высокочастотный шум. Блок 5 не реагирует на высокочастотную помеху. Обнаружитель 6 размыкает второй ключ 8 и замыкает первый ключ 7, подключа ко входу интегратора 1 первый элемент 3 сравнени с заданным уровнем. В это режиме работы устройство осуществл ет стабилизацию низкочастотной помехи, подержива ее на заданном уровне.In the absence of a pulsed signal, when only low-frequency noise and high-frequency noise are acting on the input, filter 9 suppresses low-frequency noise and passes high-frequency noise to the device. Unit 5 does not respond to high-frequency interference. The detector 6 opens the second key 8 and closes the first key 7, connected to the input of the integrator 1, the first element 3 of the comparison with a predetermined level. In this mode of operation, the device stabilizes the low-frequency interference, keeping it at a predetermined level.
Такое схемное решение позвол ет избежать насыщени регулируемого усилител 2 в момент включени устройства или при пропадании импульсной последовательности в случае действи на его входе низкочастотной помехи.Such a circuitry avoids saturation of the adjustable amplifier 2 at the moment the device is turned on or when the pulse sequence is lost if a low-frequency disturbance at its input.
При поступлении на вход устройства последовательности информационных импульсов блок 5, в качестве которого используетс активное веро тностное реле, формирует передний фронт импульс представл ющего собой веро тность превышени импульсным сигналом порогового уровн . Скачок напр жени с выхода блока 5 поступает на второй вход вычи- тател 12 и на второй вход сумматора 1О. В момент времени, когда выходной сигнал становитс меньше порогового уровн , блок 5 формирует задний фронт импульса. Обнаружитель 6 размыкает первый ключ 7 и замыкает второй ключWhen a sequence of information pulses arrives at the input of a device, block 5, which uses an active probabilistic relay, generates the leading edge of a pulse representing the probability that the pulse signal exceeds a threshold level. The voltage jump from the output of block 5 is fed to the second input of the subtractor 12 and to the second input of the adder 1O. At the point in time when the output signal becomes less than the threshold level, block 5 forms the falling edge of the pulse. The detector 6 opens the first key 7 and closes the second key
8. Импульсные сигналы одновременно по-8. Pulse signals simultaneously
ступают на второй элемент 11 сравнени , где происходит сравнение импульса с заданным уровнем стабилизации. Сигнал рассогласовани с выхода второго элемента 11 сравнени поступает наstep on the second comparison element 11, where the pulse is compared with a given level of stabilization. The error signal from the output of the second comparison element 11 is fed to
вход перемножени 4, на второй вход которого подаетс сигнал с выхода блока 5. Сигнал с выхода перемножител 4 через второй ключ 8 поступает на интегратор 1, где интегрируетс , превра1Ча сь в управл ющий сигнал, который поступает на вход управлени регулируе МОго усилител 2. Посто нна времени . интегратора 1 выбираетс исход из максимального уровн высокочасготныхmultiply input 4, to the second input of which a signal is supplied from the output of block 5. The signal from the output of multiplier 4 through the second key 8 is fed to integrator 1, where it is integrated, turning into a control signal that is fed to the control input of the control of my amplifier 2. Constant nna time. integrator 1 is selected based on the maximum level of high-frequency
помех, действующих на входе устройства, и желаемой длительности переходного процесса, за врем которого импульсна последовательность любой амплитуды приводитс к импульсной последовательности заданной амплитуды.interference acting at the input of the device, and the desired duration of the transition process, during which a pulse sequence of any amplitude results in a pulse sequence of a given amplitude.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792758392A SU801230A1 (en) | 1979-04-26 | 1979-04-26 | Device for automatic regulation of amplification |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792758392A SU801230A1 (en) | 1979-04-26 | 1979-04-26 | Device for automatic regulation of amplification |
Publications (1)
Publication Number | Publication Date |
---|---|
SU801230A1 true SU801230A1 (en) | 1981-01-30 |
Family
ID=20824398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792758392A SU801230A1 (en) | 1979-04-26 | 1979-04-26 | Device for automatic regulation of amplification |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU801230A1 (en) |
-
1979
- 1979-04-26 SU SU792758392A patent/SU801230A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4016486A (en) | Land mine detector with pulse slope, width and amplitude determination channels | |
SU801230A1 (en) | Device for automatic regulation of amplification | |
JPS56135128A (en) | Knocking oscillation detection device | |
US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
SU542329A1 (en) | Device for temporary automatic gain control | |
SU978381A2 (en) | Device for processing pulse signals of unnown initial phase and duration | |
SU122497A1 (en) | Method of suppressing random impulse noise | |
SU1142900A1 (en) | Device for processing pulse signals | |
US3925733A (en) | Maximum pulse density detector | |
JPS56146381A (en) | Television voice receiving device | |
SU123577A1 (en) | High Speed AGC System Diagram | |
JPS558657A (en) | Signal delay circuit | |
JPS5654120A (en) | Amplitude discriminating circuit for magnetic recorder | |
JPS6365910B2 (en) | ||
SU943607A1 (en) | Device for measuring uhf signal low levels | |
SU396837A1 (en) | DEVICE OF AUTOMATIC REGULATION OF AVERAGE NUMBER OF NOISE EMISSIONS | |
JPS57164605A (en) | Amplifier | |
JPS5510069A (en) | Air-fuel ratio controlling apparatus | |
SU886288A2 (en) | Synchronication device | |
US3891928A (en) | Vlf phase tracker with phase discretion | |
SU748801A1 (en) | Automatic amplification regulator | |
SU1401616A2 (en) | Device for extracting data pulses in presence of interference | |
SU930697A1 (en) | Device for discriminating information pulses in the presence of noise | |
JPS5443670A (en) | Peak voltage position detection system | |
JPS6412725A (en) | Synthesizer receiver |