SU758122A1 - Устройство для ввода информации - Google Patents
Устройство для ввода информации Download PDFInfo
- Publication number
- SU758122A1 SU758122A1 SU782602404A SU2602404A SU758122A1 SU 758122 A1 SU758122 A1 SU 758122A1 SU 782602404 A SU782602404 A SU 782602404A SU 2602404 A SU2602404 A SU 2602404A SU 758122 A1 SU758122 A1 SU 758122A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switching elements
- group
- inputs
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
Изобретение относится к вычислительной технике и предназначено для ввода информации.
Известно устройство для ввода ин- $ формации, содержащее клавиатуру, логическую схему, элемент задержки, блок памяти и генератор импульсов [1].
Недостатком такого устройства является низкая достоверность ввода информации.
Наиболее близким техническим решением к предлагаемому является устройство для ввода информации, содержащее две группы коммутационных элементов, шифратор, соединенный с ре- э .гистром, одни иэ выходов которого являются выходами устройства £ Р}.
Недостатком такого устройства является низкая достоверность ввода информации.
Целью изобретения является повышение достоверности ввода информации.
Это достигается тем, что устройство содержит последовательно соеди- 25 ненные первый элемент И—НЕ, триггер и второй элемент И-НЕ, элемент ИЛИ—НЕ и инвертор, вход которого подключен к другому выходу регистра и другому входу второго элемента И—НЕ,
2
.3 выход - к первому входу первого элемента И—НЕ, второй вход которого соединен с выходом последовательно соединенных коммутационных элементов первой группы, вход первого коммутационного элемента подключен к шине высокого потенциала, другие входы коммутационных элементов первой группы соединены с одним из входов коммутационных элементов второй группы и с шиной низ кого потенциала, выход второго элемента И-НЕ подключен к.другим входам коммутационных элементов второй группы, выходы которых соединены с входами шифратора и элемента ИЛИ-НЕ, выход которого подключен к другому входу триггера.
На чертеже дана структурная схема устройства.
Устройство содержит первую группу 1 коммутационных элементов , вторую группу 2 коммутационных элементен элемент ИЛИ-НЕ 3, шифратор 4, регистр 5, инвертор 6, первый элемент И-НЕ 7, триггер 8, второй элемент И—НЕ
з.
Устройство работает следующим образом.
3
758122
4
В исходном состоянии все триггеры регистра 5 находятся в состоянии » »0* ' и низкий потенциал с выхода последнего разряда, прэинвертированиый инвертором 6- поступает на первый вход первого элемента И-НЕ 7. Поскольку при выключенных коммутационных элементах первой и второй групп 1 и 2 на второй вход первого элемента И-НЕ 7 поступает высокий потенциал, то низкий потенциал на его выходе устанавливает на единичном выходе триггера 8 низкий потенциал.
Наличие на обоих входах второго элемента И-НЕ 9 низких потенциалов определяет установку высокого потенциала на его выходе, который поступает на другие входы коммутационных элементов второй группы 2. При включении одного иэ коммутационных элементов первой группы разомкнется цепь последовательно соединенных коммутационных элементов первой группы, через которую на второй вход первого элемента И-НЕ 7 поступал высокий потенциал.
С выхода первого элемента И-НЕ 7 на нулевой вход триггера 8 поступает высокий потенциал. Одновременно вклю»» чается соответствующий коммутационный элемент второй группы 2, с выхода которого на единичный вход триггер ра 8 через элемент ИЛИ-НЕ 3 поступает низкий потенциал, устанавливающий триггер 8 в состояние *·!’·*
Одновременно о поступлением высокого потенциала на вход элемента ИЛИНЕ 3 он также поступает на соответствующий вход шифратора 4.
Код символа, сформированный шифратором 4, поступает на соответствующие установочные входы регистра
5. Шифратор построен с.использованием последнего разряда в качестве служебного, т.е. при формировании кода, соответствующего любому включенному коммутационному элементу, происходит выработка на выходе пос· лёднего разряда регистра 5 высокого потенциала.
Наличие высоких потенциалов на первом и втором входах второго элемента И—НЕ 9 приводит к установке на выходе указанного элемента низкого потенциала, который управляет считыванием кода с выхода шифратора 4.
Поскольку считывание кода с выхода
шифратора 4 происходит за вреМя срабатывания второго элемента И—НЕ 9
и шифратора 4 после записи его
. в регистр 5, то обеспечивается возможность запрещения занесения в регистр 5 нескольких кодов при случайном включении нескольких коммутационных элементов групп 1 и 2.
•0 Таким образом, продолжать ввод 10 информации возможно только после выключения всех коммутационных элементов .групп 1 и 2 и считывания информации из регистра 5.
15
Claims (1)
- Формула изобретенияУстройство для ввода информации,. содержащее две группы коммутационных элементов, шифратор, соединенный с20 регистром, одни из выходов которого являются выходами устройства, отличающееся тем, что, с целью повышения достоверности ввода информации, оно содержит последова25 тельно соединенные первый элемент И—НЕ, триггер и второй элемент И-НЕ, элемент ИЛИ-НЕ и инвертор, вход которого подключен к другому выходу регистра и другому входу второго эле_п мента И-НЕ, а выход - к первому входу первого элемента И—НЕ, второй вход которого соединен с выходом последовательно соединенных коммутационных элементов первой группы, вход первого коммутационного элемента подключей к шине высокого потенциала, другие входы коммутационных элементов первой группы соединены с одним из 'выходов, коммутационных элементов второй группы и с шиной низкого потен40 циала, выход второго элемента И-НЕ подключен к другим входам коммутационных элементов второй группы, выходы которых соединены с входами шифратора и элемента ИЛИ-НЕ, Выход которого подключен к другому входу триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782602404A SU758122A1 (ru) | 1978-04-07 | 1978-04-07 | Устройство для ввода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782602404A SU758122A1 (ru) | 1978-04-07 | 1978-04-07 | Устройство для ввода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU758122A1 true SU758122A1 (ru) | 1980-08-23 |
Family
ID=20758795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782602404A SU758122A1 (ru) | 1978-04-07 | 1978-04-07 | Устройство для ввода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU758122A1 (ru) |
-
1978
- 1978-04-07 SU SU782602404A patent/SU758122A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850000793A (ko) | 반도체(rom) | |
KR910015127A (ko) | Da 변환기 | |
SU758122A1 (ru) | Устройство для ввода информации | |
KR850002717A (ko) | D/a변 환 | |
SU726523A1 (ru) | Устройство дл ввода информации | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
RU1788531C (ru) | Устройство дл индикации перегорани плавких предохранителей | |
SU834857A2 (ru) | Генератор тока пилообразной формы | |
SU1547030A1 (ru) | Многостабильный триггер | |
RU2007031C1 (ru) | Преобразователь кодов | |
SU388257A1 (ru) | ||
SU549877A1 (ru) | Формирователь импульсов | |
SU1201876A1 (ru) | Многостабильный триггер | |
SU754673A1 (ru) | Дешифратор 1 | |
KR920003035Y1 (ko) | 배수출력을 가지는 입력 신장 출력회로 | |
SU1014145A1 (ru) | Коммутатор | |
SU723556A1 (ru) | Устройство дл ввода информации | |
SU646438A1 (ru) | Кодовый преобразователь | |
SU1672526A1 (ru) | Дешифратор адреса | |
SU594530A1 (ru) | Ячейка пам ти дл регистра сдвига | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU635485A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1552173A2 (ru) | Устройство дл сортировки чисел | |
SU1283955A1 (ru) | Формирователь одиночных импульсов | |
SU1649525A1 (ru) | Устройство дл ввода информации |