SU594530A1 - Ячейка пам ти дл регистра сдвига - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  регистров сдвига. Известен регистр сдвига, построенный по системе М-S и содержащий два RS-триггера, один из которых  вл етс  основным, а второй дополнительным, каждый из этих триггеров имеет два элемента управлени , вместе с которыми образует  чейку пам ти 1. Кажда   чейка состоит из четырех элементов И-НЕ (ИЛИ-НЕ). Недостаток этого регистра - большое число элементов и большое число входов в элементах , что усложн ет схему сдвигового регист ра. Наиболее близкой к предлагаемой по технической сущности  вл етс   чейка пам ти, содержаща  элементы И-НЕ, выход первого элемента И-НЕ соединен с одним из входов второго элемента И-НЕ, выход которого соединен с одним из входов первого элемента И-НЕ, и шину синхроимпульсов 2. Недостатком данной  чейки пам ти  вл етс  большое число элементов на разр д. На каждый разр д используетс  восемь двухвходовых элементов И-НЕ. упрощение  чейки паЦель изобретени  м ти. Это достигаетс  тем, что в  чейке пам ти другой вход первого эле.мента И-НЕ подключен к щине синхроимпульсов, другой вход второго элемента И-НЕ подключен к входу  чейки и к одному из входов третьего элемента И-НЕ, другой вход которого подсоединен к выходу второго элемента И-НЕ, а выход третьего элемента И-НЕ соединен с выходом  чейки. На чертеже представлена принципиальна  схема предлагаемого устройства. Ячейка пам ти содержит три элемента И-НЕ. Возможно применение равноценных им элементов ИЛИ-НЕ. Каждый разр д регистра выполнен на двух  чейках пам ти. Первый разр д выполнен на  чейке, содержащей элементы И-НЕ 1, 2 и 3, и на  чейке, содержащей элементы И-НЕ 4, 5 и 6. Второй выполнен на  чейке на элементах И-НЕ 7, 8 и 9 и на  чейке на элементах И-НЕ 10, 11 и 12, третий разр д - на элементах И--Н1;-: 13, И, 15, 16. 17 и 18. Устройство содержит IIHIHI I синхроимпульсов 19, 20 и в.ход peiHCTpa 21.

В каждой  чейке выход первого элемента соединен с входом второго элемента, выход которого .соединен с одним из входов первого элемента. Кажда   чейка содержит шину синхроимпульсов 19, 20, причем входы первых элементов 1, 7 и 13 нечетных  чеек подсоединены к шине 19 синхроимпульсов, а входы первых элементов 4, 10 и 16 четных  чеек подсоединены к шине 20 синхроимпульсов. В  чейке вход второго элемента 2 подсоединен к входу  чейки и входу третьего элемента 3, так вход элемента 2 подсоединен к входу регистра 21 и к входу элемента 3, вход элемента 5 подсоединен к входу второй  чейки, который подсоединен к выходу первой  чейки, т. е. к выходу элемента 3 и входу третьего

элемента 6  чейки. Второй вход третьего элемента 3  чейки подсоединен к выходу второго элемента 2  чейки. Выходом  чейки  вл етс  выход третьего элемента 3.

Параллельный код с регистра может сниматьс  с выходов элементов 1, 7, 13, 2, 8, 14 и с элементов 4, 10 и 16, 5, 11 и 17.

Рассмотрим работу устройства при условии , что в схеме применены элементы И-НЕ дл  положительных импульсов на входе.

Особенностью регистра на предлагаемых  чейках пам ти  вл етс  то, что в каждой его  чейке пам ти на выходе третьего элемента с момента прихода отрицательного синхроимпульса на тактовую шину (синхроимпульсов) данной  чейки и до момента прихода отрицательного импульса на тактовую шину предыдуш ,ей  чейки пам ти действует высокий потенциал .

Действительно, если  чейка пам ти, предположим 7, 8, 9, находилась в состо нии с высоким потенциалом на выходе элемента 7 и низким на выходе элемента 8, то на выходе элемента 6 должен был действовать высокий потенциал и после прихода отрицательного импульса на шину 19 состо ние триггера (на чертеже не выделен) на элементах 7 и 8 не изменитс  и на выходе элемента 9 за счет действи  низкого потенциала на выходе элемента 8 будет высокий потенциал.

Если же триггер на элементах 7 и 8 находилс  с низким потенциалом на выходе элемента 7, то возможны два варианта потенциала на выходе элемента 6. При высоком потенциале на выходе элемента 6 с приходом отрицательного импульса на шину 19 на выходе элемента 7 по витс  высокий потенциал, на выходе элемента 8 - низкий, который вызовет на выходе элемента 9 высокий потенциал.

При низком потенциале па выходе элемен .та; 6 на выходе элемента 9 за счет действи  данного Ьотенциала на его вход будет поддерживатьс  высокий потенциал независимо от потенциала на выходе элемента 8.

Теперь предположим, что предыдуша   чейка пам ти находилась в состо нии с низким потенциалом на выходе элемента 5 и высоким на выходе элементов 4 и 6, то тогда с приходом отрицательного импульса на шину 19 следуюша  за ней  чейка на элементах 7, 8, 9

примет то же состо ние, т. е. на выходе элементов 7 и 9 будет высокий потенциал, а на

выходе элемента 8 - низкий. С приходом тактового импульса на шину 20 это же состо ние перепишетс  в следующую  чейку на элементах 10, 11, 12.

Если же предыдуща   чейка пам ти на элементах 4, 5, 6 находилась в состо нии с высоким потенциалом на выходе эле.мента 5 и низким на выходе элемента 4, то при приходе импульса на шину 19 на всех входах элемента 6 будут действовать высокие потенциалы и на выходе элемента 6 будет низкий потенциал, который по окончании импульса на шине 19 установит  чейку на эле.ментах 7, 8, 9 в состо ние с высокими потенциалами на выходах элементов 7 и 9 и низким на выходе элемента 8.

Следующий импульс, приход ший на шину 20, перепишет информацию с  чейки 7, 8, 9 в  чейку 10, И, 12.

Таким образом, после каждого прихода тактовых импульсов на шину 19 и 20 информаци  смен аетс  на две  чейки пам ти.

Количество элементов в предлагаемой  чейке пам ти по сравнению с количеством элементов в известных  чейках пам ти уменьшено на 25%. В предлагаемой  чейке используютс  три элемента, в то врем  как в известных используютс  четыре.

Экономи  элементов в  чейках пам ти уменьшает объем оборудовани , стоимость, пот ребл емую мощность и увеличивает надежность устройства.

Claims (2)

1. Букреев И. Н., Мансуров Б. М. и Гор чев В. И. Микроэлектронные схемы цифровых устройств. М., «Сов. радио, 1975, с. 85, рис. 3.7. и рис. 3.8.

2. Букреев И. Н., Мансуров Б. М. и Гор чев В. И. Микроэлектронные схемы цифровых устройств. М., «Сов. радио, 1975. с. 82, рис. 3.3.

19

1