[go: up one dir, main page]

SU754662A1 - Pulse delay device - Google Patents

Pulse delay device Download PDF

Info

Publication number
SU754662A1
SU754662A1 SU782609319A SU2609319A SU754662A1 SU 754662 A1 SU754662 A1 SU 754662A1 SU 782609319 A SU782609319 A SU 782609319A SU 2609319 A SU2609319 A SU 2609319A SU 754662 A1 SU754662 A1 SU 754662A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
delay line
pulse
inputs
tapping
Prior art date
Application number
SU782609319A
Other languages
Russian (ru)
Inventor
Viktor D Kuternega
Petr A Kolesnikov
Original Assignee
Viktor D Kuternega
Petr A Kolesnikov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viktor D Kuternega, Petr A Kolesnikov filed Critical Viktor D Kuternega
Priority to SU782609319A priority Critical patent/SU754662A1/en
Application granted granted Critical
Publication of SU754662A1 publication Critical patent/SU754662A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах сравнения и селекции импульсов.The invention relates to a pulse technique and can be used in devices for comparison and selection of pulses.

Известно устройство временной задержки импульсов, содержащее элемент И, два элемента задержки и два триггера м ·A device is known for the time delay of pulses containing an element And, two delay elements and two flip-flops m ·

Однако в этом устройстве задержка и длительность выходных импульсов не зависит от длительности входных импульсов.However, in this device, the delay and the duration of the output pulses do not depend on the duration of the input pulses.

Известно также устройство, содержащее два двоичных счетчика, подключенных через вентили к генератору импульсов, регистр времени задержки и элемент сравнения £2] .It is also known a device containing two binary counters connected via gates to a pulse generator, a time delay register and a comparison element £ 2].

В этом устройстве длительность импульсов восстанавливается, одна- 20 ко задержка не зависит от их длительности.In this device, the pulse duration is restored, but the delay does not depend on their duration.

Известно устройство задержки импульсов, содержащее формирователь,присоединенный двумя выходами через эле-25 мент ИЛИ к линии задержки с отводами, подключенными к вентилям, входы которых соединены.через многовходовой элемент ИЛИ со входом счетного триггера и элемента ИЛИ [3] · 30A device for delaying pulses is known, which contains a driver connected to two outputs through an EL element 25 OR to a delay line with taps connected to gates whose inputs are connected through a multi-input OR element to the input of a counting trigger and an OR element [3] · 30

22

Однако это устройство имеет недостаточную надежность вследствие его сложности.However, this device has insufficient reliability due to its complexity.

Цель изобретения - повышение надежности работы устройства задержки импульсов.The purpose of the invention is to increase the reliability of the device delay pulses.

Для достижения указанной цели в устройстве задержки импульсов, содержащем формирователь, присоединенный двумя выходами через элемент ИЛИ к линии задержки с стволами, подключенными к вентилям, выходы которых соединены через многовходовой элемент ИЛИ со входом счетного триггера и элементы ИЛИ, выход элемента ИЛИ параллельно подключен к первым входам вентилей, присоединенных к нечетным отводам линии задержки и через элементы ИЛИ соединен с первыми входами вентилей, присоединенных к четным отводам линии задержки, причем первый отвод линии задерж ки параллельно через элемент ИЛИ присоединен к другому входу вентиля, присоединенного ко второму отводу линии задержки, второй отвод линии задержки присоединен к другому входу вентиля присоединенного к четвертому отводу линии задержки, третий отводTo achieve this goal, a pulse delay device containing a driver connected by two outputs through an OR element to a delay line with trunks connected to gates whose outputs are connected via a multi-input OR element to a counting trigger input and OR elements connected in parallel to the first the inputs of the valves connected to the odd taps of the delay line and through the OR elements connected to the first inputs of the gates connected to the even taps of the delay line, with the first tap of the line ki delayed parallel via an OR gate connected to the other input gate connected to the second withdrawal of the delay line, the second tap delay line coupled to the other input gate connected to the fourth withdrawal of the delay line, the third outlet

33

754662754662

4four

линии задержки присоединен к другому входу вентиля, присоединенного кthe delay line is connected to another input of the valve connected to

шестому отводу линии задержки и остальные - в соответствующем порядке.The sixth tap of the delay line and the rest in the appropriate order.

На чертеже приведена функциональная схема устройства.The drawing shows a functional diagram of the device.

Устройство содержит линию задержки 1 с отводами, вентили 2-5, формирователь б,элемент ИЛИ 7, многовходовой элемент ИЛИ 8, элементы ИЛИ 9, 10, и счетный триггер 11.The device contains a delay line 1 with taps, valves 2-5, shaper b, element OR 7, multi-input element OR 8, elements OR 9, 10, and counting trigger 11.

Отводы линии задержки 1 подключены ко вторым входам вентилей 2-5, первый выход формирователя б соединен с первым входом элемента ИЛИ 7. Второй выход формирователя б соединен со вторым входом элемента ИЛИ 7, выход которого'подключен ко входу линии задержки 1 и параллельно ко вторым входам вентилей 2 и 4, подключенных первыми входами к нечетным отводам линии задержки 1. Кроме того, выход элемента ИЛИ 7 параллельно подключен к первЕнм входам элементов ИЛИ 9 и 10, выходы которых соединены с первыми входами вентилей 3 и 5, подключенных вторыми входами к четным отводам линии задержки 1. Второй вход элемента ИЛИ 9 подключен к первому отводу линии задержки 1, второй вход элемента ИЛИ 10 - ко второму'отводу. Выходы вентилей 2-5 подключены ко входам многовходового элемента ИЛИ 8/ выход которого -соединен оо входом счетного триггера 11.The taps of the delay line 1 are connected to the second inputs of the valves 2-5, the first output of the driver b is connected to the first input of the element OR 7. The second output of the driver b is connected to the second input of the element OR 7, the output of which is connected to the input of the delay line 1 and in parallel to the second the inputs of valves 2 and 4, connected by the first inputs to the odd taps of the delay line 1. In addition, the output of the element OR 7 is connected in parallel to the first inputs of the elements OR 9 and 10, the outputs of which are connected to the first inputs of the valves 3 and 5, connected by the second inputs to To the remote taps of the delay line 1. The second input of the element OR 9 is connected to the first tap of the delay line 1, the second input of the element OR 10 to the second tap. The outputs of the valves 2-5 are connected to the inputs of the multi-input element OR 8 / the output of which is connected by the input of the counting trigger 11.

Задерживаемые импульсы подаются на вход 12, задержанные импульсы снимаются с выхода 13.The delayed pulses are fed to the input 12, the delayed pulses are removed from the output 13.

Устройство работает следующим образом.The device works as follows.

При поступлении импульса на вход 12 устройства формирователь б вырабатывает два коротких импульса, первый из которых совпадает с положением переднего, а второй - с положением заднего фронтов входного импульса, первый и второй импульсы поступают соответственно на первый и второй входы элемента ИЛИ 7. С выхода элемента ИЛИ 7 оба импульса подаются на линию задержки!, задержка которой должна быть не меньше удвоенной максимальной длительности входных импульсов, а количество отводов, сделанных через одинаковые промежутки, определяется требуемой точностью задержки. Первый импульс , соответствующий переднему фронту входного импульса, распространяясь по линии задержки 1, последовательно подается на вторые входы вентилей 2-5 на первые входы которых непосредственно или через элементы ИЛИ 9 и 10 поступают импульсы с выхода элемента ИЛИ 7. В результате на том вентиле (например, на вентиле 3), который подключен к отводу, отстоящему от начала линии задержки 1 ка величину, равную длительности входного импульса, происходит совпадение первого задержанного импульса со вторым незадержанным. Импульс совпадения, выделенный вентилем 3, поступает через элемент ИЛИ 8 на счетный триггер 11, который формирует передний фронт выходного импульса.When a pulse arrives at input 12 of the device, the former B generates two short pulses, the first of which coincides with the position of the front, and the second with the position of the trailing edge of the input pulse, the first and second pulses arrive at the first and second inputs of the element OR, respectively. OR 7, both pulses are fed to the delay line !, the delay of which must not be less than twice the maximum duration of the input pulses, and the number of taps made at regular intervals is determined by the required precision delay. The first impulse corresponding to the leading edge of the input impulse, propagating along delay line 1, is successively fed to the second inputs of gates 2-5 at the first inputs of which, directly or through the elements OR 9 and 10, impulses come from the output of the element OR 7. As a result, that valve ( for example, on the valve 3), which is connected to a tap that is 1 distance from the beginning of the delay line equal to the duration of the input pulse, the first delayed pulse coincides with the second non-held one. The coincidence pulse, selected by the valve 3, flows through the element OR 8 to the counting trigger 11, which forms the leading edge of the output pulse.

Первый импульс, распространяясь далее по линии задержки 1 через интервал времени, равный удвоенной длительности входного импульса достигает вентиля 5. В это же время на втором отводе линии задержки 1 появляется второй импульс, который через элемент ИЛИ 10, воздействует на второй вход вентиля 5. В результате на выходе вентиля 5 появляется импульс совпадения, задеожанный относительно импульса,' выделенного вентилем 3 на величину, равную длительности входного сигнала. Через элемент ИЛИ 8 этот импульс поступает на счетный триггер 11, который формирует задний фронт выходного импульса. В результате с выхода триггера 11 снимается импульс, задержанный относительно входного на время, равное его длительности и имеющий одинаковую с ним длительность.The first pulse propagates further along the delay line 1 after a time interval equal to twice the duration of the input pulse reaches the gate 5. At the same time, the second pulse of the delay line 1 appears the second pulse, which through the element OR 10, acts on the second input of the gate 5. In As a result, a coincidence pulse appears at the output of the valve 5, relative to the pulse allocated by the valve 3 by an amount equal to the duration of the input signal. Through the element OR 8, this pulse arrives at the counting trigger 11, which forms the trailing edge of the output pulse. As a result, the output of the trigger 11 is removed impulse, delayed relative to the input for a time equal to its duration and having the same duration with it.

Упрощение устройства выражается в том, что отпадает необходимость в коммутаторе, представляющем собой достаточно сложный узел, при сохранении точностных параметров. Кроме того, можно уменьшить вдвое число отводов и вентилей второй половины линии задержки 1 так как для получения импульсов совпадения, формирующих задний фронт выходных импульсов, длительности которых превышает половину максимальной, можно использовать только четные отводы линии задержки. Необходимо также учесть, что в большинстве случаев отводы нз. второй половине линии задержки используются только четные без элемента ИЛИ. Таким образом, число логических элементов ИЛИ и вентилей остается таким же как и в издестном устройстве. За счет упрощения устройства повышается его надежность.Simplification of the device is expressed in the fact that there is no need for a switch, which is a fairly complex node, while maintaining the accuracy parameters. In addition, it is possible to halve the number of taps and gates of the second half of the delay line 1, since to get matching pulses that form the falling edge of the output pulses, the duration of which exceeds half the maximum, you can use only even taps of the delay line. It is also necessary to take into account that in most cases there are no branches. The second half of the delay line uses only even numbers without the OR element. Thus, the number of OR gates and gates remains the same as in the publishing device. By simplifying the device, its reliability is increased.

Claims (1)

Формула изобретенияClaim Устройство задержки импульсов, содержащее формирователь, присоединенный двумя выходами через элемент ИЛИ к линии задержки с отводами, подключенными к вентилям, выходы которых соединены через многовходовой элемент ИЛИ со входом счетного триггера и элементы ИЛИ, о т л и ч ающееся тем, что, с целью повышения надежности, выход элемента ИЛИ параллельно подключен к первым входам вентилей нечетных отводое линии задержки и через элементы ИЛИA pulse delay device containing a driver connected by two outputs through an OR element to a delay line with taps connected to gates, whose outputs are connected through a multi-input OR element to the input of a counting trigger and the elements that increase reliability, the output of the element OR is connected in parallel to the first inputs of the odd-gate valves of the delay line and through the elements OR 5five 754662754662 66 соединен с первыми входами вентилей четных отводов, причем первый отвод линии задержки параллельно через элемент ИЛИ присоединен к вентилю, присоединенному ко второму отводу, второй отвод через элемент ИЛИ присоединен к вентилю, подключен ному к четвертому отводу, третий отвод - к вентилю, присоединенному к Шестому отводу и остальные - в соответствующем порядке.connected to the first inputs of even-numbered gates, with the first tapping of the delay line in parallel through the OR element connected to the valve connected to the second tapping, the second tapping through the OR element to the valve connected to the fourth tapping, the third tapping to the sixth tapping tap and the rest - in the appropriate order.
SU782609319A 1978-04-25 1978-04-25 Pulse delay device SU754662A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782609319A SU754662A1 (en) 1978-04-25 1978-04-25 Pulse delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782609319A SU754662A1 (en) 1978-04-25 1978-04-25 Pulse delay device

Publications (1)

Publication Number Publication Date
SU754662A1 true SU754662A1 (en) 1980-08-07

Family

ID=20761860

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782609319A SU754662A1 (en) 1978-04-25 1978-04-25 Pulse delay device

Country Status (1)

Country Link
SU (1) SU754662A1 (en)

Similar Documents

Publication Publication Date Title
SU754662A1 (en) Pulse delay device
SU382088A1 (en) DEVICE FOR CONSTRUCTION IN SQUARES
SU1647865A1 (en) Driver of pulses for detecting the start and end of pulse trains
SU399999A1 (en) DEVICE FOR DEMODULATION OF FREQUENCY-MANIPULATED SIGNALS
SU1347183A1 (en) Computing device
SU136414A1 (en) Device for analyzing the frequency of occurrence of a series of pulses of different lengths in a random sequence
SU1089597A2 (en) Synchronizing signal generator for information readout device
SU834928A1 (en) Sounter with 2 plus 1 scaling factor
SU455468A1 (en) Pulse shaper on the leading and trailing edge of the input pulse
SU1366986A1 (en) Time-interval digital meter
SU1160360A1 (en) Device for correcting time scale
SU947952A2 (en) Pulse duration discriminator
SU439929A1 (en) SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS
SU618845A1 (en) Pulse length selector
SU628630A1 (en) Phase starting recurrent signal analyzer
SU809034A1 (en) Device for discrete measuring of time intervals
SU1182517A1 (en) Time reference-input device
SU1758848A1 (en) Random pulse stochastic converter
SU538484A1 (en) Information pulse selector
SU1582344A1 (en) Digital discriminator of pulse frequency
SU970670A1 (en) Pulse duration discriminator
SU980271A2 (en) Pulse duration discriminator
SU974564A2 (en) Pulse delay device
SU1265645A1 (en) Phase angle digital meter
SU1492455A1 (en) Device for shaping pulse trains