SU439929A1 - SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS - Google Patents
SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMSInfo
- Publication number
- SU439929A1 SU439929A1 SU1755796A SU1755796A SU439929A1 SU 439929 A1 SU439929 A1 SU 439929A1 SU 1755796 A SU1755796 A SU 1755796A SU 1755796 A SU1755796 A SU 1755796A SU 439929 A1 SU439929 A1 SU 439929A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- selector
- pulse
- input
- coincidence
- output
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1one
Изобретение относитс к области передачи сигналов, а именно, к селекторам дл имаульсных асинхронных систем св зи.The invention relates to the field of signal transmission, namely, selectors for human asynchronous communication systems.
Известен селектор дл импульсных асинхронных систем св зи с врем -импульсной модул цией , содержащий линию задержки с отводами , подсоединенными к соответствующим входам схемы совпадени , фиксирующей адресную группу, интегратор, линию задержки с величиной задержки несколько больше максимально возможной длительности импульса совпадени и фантастрон, выход которого вл етс выходом селектора.A selector for pulsed asynchronous communication systems with time-pulse modulation is known, containing a delay line with taps connected to the corresponding inputs of a coincidence circuit fixing an address group, an integrator, a delay line with a delay value slightly greater than the maximum possible pulse duration of coincidence and fadron, which is the output of the selector.
Это устройство малоэффективно, поскольку импульсы адреса, поступающие на вход селектора , имеют разную амплитуду, что вли ет на положение во времен.и декодированных импульсов .This device is ineffective because the address pulses arriving at the selector input have a different amplitude, which affects the position in time and decoded pulses.
С целью уменьшени вли ни амплитудных изменений входных импульсов на положение во времени декодированных импульсов выход схемы совпадени , фиксирующей адресную группу, одновременно подключен через вход и выход линии задержки с величиной задержки, несколько больше максимально возможной длительности импульса совпадени , к первому входу фантастрона, а через первый вход и выход интегратора - ко второму входу фантастрона , выход которого подсоединен ко второму входу интегратора.In order to reduce the influence of the amplitude changes of the input pulses on the time position of the decoded pulses, the output of the coincidence circuit fixing the address group is simultaneously connected via the input and output of the delay line with a delay value slightly longer than the maximum possible duration of the coincidence pulse, and through the first input and output of the integrator - to the second input of the fadron, the output of which is connected to the second input of the integrator.
На фиг. I приведена блок-схема селектора; на фиг. 2-временна диаграмма его работы.FIG. I is a block diagram of the selector; in fig. 2-time diagram of his work.
Прин ты следующие обозначени : а - преобразование изменени уровн колоколообразного импульса в изменение положени на временной оси переднего и заднего фронтов; б - импульсы адресной группы на входе селектора; в - импульс совпадени на входе схемы совпадени ; г - положени передних фронтов импульса совпадени при различных уровн х входных импульсов; д - положени передних фронтов импульсов совпадени на выходе линии задержки; е, ж - импульсы, снимаемые с фантастрона.The following notation is taken: a - conversion of a change in the level of a bell-shaped pulse into a change in position on the time axis of the leading and trailing edges; b - pulses of the address group at the input of the selector; c - coincidence pulse at the input of the coincidence circuit; d is the positions of the leading edges of the pulse coincidence at different levels of the input pulses; e is the position of the leading edges of the coincidence pulses at the output of the delay line; f, f - pulses taken from fadron.
Селектор содержит линии задержки 1, 2, схему совпадени 3, интегратор 4, фантастрон 5.The selector contains delay lines 1, 2, coincidence circuit 3, integrator 4, fadron 5.
Работа селектора протекает следующим образом .The operation of the selector proceeds as follows.
Нормированные по амплитуде импульсы поступают на вход линии задержки 1, отводы которой расположены в соответствии с АСОДОМ адреса. Как показано на фиг. 2, а, передний и задний фронты этих импульсов мен ют свое положение на временной оси в зависимости от уровн входного сигнала. С выхода схемы совпадени 3 импульс совпадени (фиг. 2, в) поступает на линию задержки 2 и на интегратор 4. Лини задержки 2 выбрана несколько большей максимально возможной длительности импульса совпадени . Напр жение на выходе интегратора 4 в момент окончани импульса совпадени пр мо пропорционально его длительности. Этим напр жением управл етс фантострон 5 таким образом, что длительность формируемого им импульса равна половине длительности импульса совпадени . Фантострон 5 запускаетс передним фронтом импульса совпадени , прошедшего через линию задержки 2. Таким образом, фантастрон 5 кончает генерировать импульс в один и тот же момент времени (фиг. 2, д, е, ж, независимо от уровн импульсов на входе селектора (фиг. 2, а).The amplitude-normalized pulses are fed to the input of the delay line 1, whose taps are located in accordance with the address AODC. As shown in FIG. 2, a, the leading and trailing edges of these pulses change their position on the time axis depending on the level of the input signal. From the output of the coincidence circuit 3, a coincidence pulse (Fig. 2, c) is fed to delay line 2 and to integrator 4. Line 2 of delay is chosen somewhat longer than the maximum possible duration of the coincidence pulse. The voltage at the output of integrator 4 at the time of the termination of a pulse coincides directly in proportion to its duration. This voltage is controlled by the phanostron 5 in such a way that the duration of the pulse it forms is equal to half the duration of the coincidence pulse. The phanostron 5 is triggered by the leading edge of a coincidence pulse that has passed through delay line 2. Thus, fadrone 5 ends to generate a pulse at the same time instant (Fig. 2, e, e, g, regardless of the level of the pulses at the selector input (Fig. 2, a).
Предмет изобретени Subject invention
Селектор дл импульсных асинхронных систем св зи с врем -импульсной модул цией, содержащий линию задержки с отводами, подсоединенными к соответствуюн им входам схемы совпадени , фиксирующей адресную группу , интегратор, линию задержки с величиной задержки несколько больше максимально возможной длительности импульса совпадени и фантастрон, выход которого вл етс выходом селектора, отличающийс тем, что, с целью уменьшени вли ни амплитудных изменений входных импульсов на положение воA selector for pulsed asynchronous communication systems with time-pulse modulation, containing a delay line with taps connected to the corresponding inputs of a coincidence circuit, fixing an address group, an integrator, a delay line with a delay value slightly greater than the maximum possible pulse duration of coincidence and fadron, output which is an output of the selector, characterized in that, in order to reduce the influence of amplitude changes of the input pulses on the position during
времени декодированных импульсов, выход схемы совпадени , фиксирующей адресную группу, однойременно подключен через вход и выход упом нутой линии задержки с величиной задержки, несколько больше максимальноthe time of the decoded pulses, the output of the coincidence circuit, fixing the address group, is simultaneously connected via the input and output of the said delay line with a delay value somewhat greater than
возможной длительности импульса совпадени , к первому входу фантастрона, а через первый вход и выход интегратора - ко второму входу фантастрона, выход которого подсоединен ко второму входу интегратора.the possible duration of the coincidence pulse, to the first input of the fadron, and through the first input and output of the integrator to the second input of the fadron, the output of which is connected to the second input of the integrator.
т .,f. -m., f. -
tf.Cutf.Cu
г дy d
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1755796A SU439929A1 (en) | 1972-03-06 | 1972-03-06 | SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1755796A SU439929A1 (en) | 1972-03-06 | 1972-03-06 | SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS |
Publications (1)
Publication Number | Publication Date |
---|---|
SU439929A1 true SU439929A1 (en) | 1974-08-15 |
Family
ID=20505487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1755796A SU439929A1 (en) | 1972-03-06 | 1972-03-06 | SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU439929A1 (en) |
-
1972
- 1972-03-06 SU SU1755796A patent/SU439929A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3072855A (en) | Interference removal device with revertive and progressive gating means for setting desired signal pattern | |
SU439929A1 (en) | SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS | |
ES441763A1 (en) | Circuit arrangement for phase-alignment of a servo drive for a rotary system | |
SU588660A1 (en) | Voice signal receiver | |
SU807487A1 (en) | Selector of pulses by duration | |
SU382088A1 (en) | DEVICE FOR CONSTRUCTION IN SQUARES | |
SU444317A1 (en) | Minimum selector | |
SU1123032A1 (en) | Unit-counting square-law function generator | |
SU1555840A2 (en) | Pulse sequence selector | |
SU538484A1 (en) | Information pulse selector | |
SU930637A1 (en) | Device for forming time interval, equal to input signal period | |
SU531298A1 (en) | Device for frequency signal manipulation | |
SU456359A1 (en) | Pulse selector by duration | |
SU841097A1 (en) | Pulse delay device | |
SU817711A1 (en) | Device for multiplying pulse repetition frequency | |
SU401011A1 (en) | DISCRETE FILTER | |
SU455468A1 (en) | Pulse shaper on the leading and trailing edge of the input pulse | |
SU1193672A1 (en) | Unit-counting square-law function generator | |
SU411451A1 (en) | ||
SU1422363A1 (en) | Digital variable delay line | |
SU754662A1 (en) | Pulse delay device | |
SU1275469A1 (en) | Device for determining variance | |
SU425337A1 (en) | DEVICE FOR ALLOCATION OF A SINGLE PULSE \ | |
SU913568A1 (en) | Device for shaping pulse trains | |
SU790241A1 (en) | Pulse duration selector |