SU752373A1 - Экспоненциальный функциональный преобразователь - Google Patents

Description

Изобретение относится к области аналоговой вычислительной техники.

Известно устройство, которое может быть использовано для получения функции видаехр (+At/(f ), содержащее ключевой элемент, вход которого соединен с выходом первого интегратора и выходом нульоргана, а выход подключен ко входу второго интегратора, и блок пересчета, через который выход нуль-органа соединен со входом первого интегратора £1] .

Однако время преобразования при приемлемой точности большое, кроме этого данное устройство не позволяет получить функцию с дробным показателем степени. _J5

Известно также устройство, основанное на разряде конденсатора С через R цепь, в котором исходная функция, например время At , преобразуется в напряжение на конденсаторе £2] . _м

Однако это устройство не позволяет получить функцию вида exp (+ A t / ΐ ) с положительным показателем степени экспоненты.

Наиболее близким по технической сущности к изобретению является функциональный преобразователь , содержащий блок вычитания, входы которого подключены к источнику ц к генератору импульсов, и дополнительный управляемый ключ, через который резистор RC—цепи связан с шиной нулевого потенциала. Причем управляющий вход дополнительного ключа соединен с выходом блока вычитания, а управляющий вход первого ключа — с выходом генератора импульсов £3] .

Недостатками данного устройства являются малый динамический диапазон экспоненциальной функции, невозможность получения экспоненциальной действительными показателями степени.

Цель изобретения - увеличение динамического диапазона и возможность получения экспоненциальной функции с действительными показателями степени.

Эта цель достигается тем, что в экспоненциальный функциональный преобразователь, содержащий интегрирующую RC— цепь, блок формирователя импульса, входы которого подключены к первому и вто~ рому источнику сигнала, первый ключ, включенный последовательно с регистром интегрирующей RC-цепи, второй ключ, включенный между конденсатором интегрирующей RC-цепи и источником опорного напряжения, управляющие входы ключей подсоединены к соответствующим выходам блока формирователя импульсов, дополнительно введены логический блок, интегратор, элементы сравнения, буферный каскад, элемент ИЛИ, инвертор, генератор тока, причем, входы логического блока подключены к третьему и четвертому выходам блока формирователя импульсов, первый выход логического блока подключен к управляющему входу генератора тока, выход . которого подключен к выходу интегрирующей PC-цепи, второй выход логического блока подключен к разряда ому входу интегратора, вход которого подключен к первому входу первого элемента сравнения и через буферный каскад — к интегрирующей PC-цепи, выход интегратора подключен к первому входу второго элемента ^f- сравнения, второй вход которого подключен через инвертор к источнику опорного напряжения, причем второй вход первого элемента сравнения подключен к шине нулевого потенциала, управляющие входы' первого и второго элементов сравнения подключены соответственно к второму и первому выходам логического блока, а выходы элементов сравнения через элемент ИЛИ подключены к выходу преобразователя, третий вход логического блока и третий вход блока формирователя импульса соединены с шиной Пуск преобразователя.

Логический блок выполнен на двух триггерах, первые входы триггеров являются первым входом логического блока, вторые входы первого и второго триггеров являются вторым входом логического блока, третьи входы являются третьим¹ входом логического блока, инверсный выход первого и прямой выход второго триггеров являются соответственно первым и вторым выходом логического блока.

На чертеже приведена принципиальная схема преобразователя.

Преобразователь содержит первый и второй источники сигнала 1 и 2, блок 3 формирователя импульсов, триггеры 4,5, 6 и 7, элемент. Исключающее ИЛИ 8, элемент 9 И, соответственно первый и второй ключи 1О и 11, инвертор 12, разрядный ключ интегратора 13, буферный

17, первый , сравнения, блок 21. следующим

752373 4 каскад 14, интегрирующую RC—цепь 15, генератор 16 тока, инвертор и второй элементы 18 и 19 элемент ИЛИ 20, логический Работает преобразователь образом.

По импульсу Пуск все триггера блока формирователя импульсов и логического блока устанавливаются в нулевое состояние, При этом первый ключ разомкнут, а второй ключ замкнут и конденсатор интегрирующей RC-цепи будет заряжен до напряжения Е&. По первому импульсу от источников сигнала (безразлично от какого) с помощью блока формирователя импульсов размыкается второй ключ и замыкается первый ключ. Напряжение на конденсаторе- после этого изменяется по экспоненциальному закону.

^UC₁ ^{= E}o^exp(-^t/'^t i d)

По второму импульсу от источников сигнала с помощью блока формирователя импульсов размыкается первый ключ, при этом напряжение на конденсаторе будет [-,если2 или и_с,=Е_оехр[-(Ь_г1₂)/г]если ₍₃₎

Эго напряжение преобразуется в длительность Т_пр следующим образом. Если t 2 > 11 , то с помощью логического блока размыкается разрядный ключ интегратора, и напряжение на его выходе изменяется по закону ^Вых инт~2^С2 (4)

Через время Т_Пр от начала интегрирования сработает второй элемент сравнения

Uc, _т - _E_oexp[-(t₂-t,)/?]Tnp ^₽2^С2 ^ПР_ °~ ^К2^С2 и exp,)/1]=р/Т?₂ С2

Таким образом, при 1₂ > t j. получен экспоненциальный преобразователь с положительным показателем степени.

Если t·2 / 11 ' , то с помощью логического блока включается генератор тока, при этом конденсатор интегрирующей PC— цепи перезаряжается по линейному закону, а время перезаряда от U₀₁ до нуля рав^ВО’^ГР _Uc, С, Е₀С, _Γ/ί , , е«р[-«Ч_г)/-!]-Т_прз/Е_<>с₁· ₍₆₎ (5) функции с действительными показателями степени, дополнительно введены логический блок, интегратор, элементы сравнения, буферный каскад, элемент ИЛИ, инвертор, 5 генератор тока, причем входы логического блока подключены к третьему и четвертому выходам блока формирователя импульсов, первый выход логического блока подключен к управляющему входу генератора тока, выход которого подключен к выходу интегрирующей PC-цепи, второй выход логического блока подключен к разрядному входу интегратора, вход которого подключен к первому входу первого элемента сравнения и через буферный каскад - к интегрирующей PC-цепи, выход интегратора подключен к первому входу второго элемента сравнения, второй вход которого подключен через инвертор к источнику опорного напряжения, причем второй вход первого элемента сравнения подключен к шине нулевого потенциала, управляющие входы первого и второго элементов сравнения подключены соответственно к второму и первому выходам логического блока, а выходы элементов сравнения через элемент ИЛИ подключены к выходу преобразователя, третий вход логического блока и третий вход блока формирователя импульсов соединены с шиной Пуск преобразователя.

2. Преобразователь йо π. 1, о т л и чающийся тем, что, логический блок выполнен на двух триггерах, первые входы триггеров являются первым входом логического блока, вторые входы первого и второго триггеров являются вторым, входом логического блока, третьи входы являются третьим входом логического блока, инверсный выход первого и прямой выход второго триггеров являются соответственно первым и вторым выходами логического блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 393749, кл. Q Об С 7/20, 1971.

2. Авторское свидетельство СССР № 444207, кл. G 05 Q 7/24, 1972.

3. Авторское свидетельство СССР № 304575, кл. Q 06 G 7/24, 1970 (прототип).

Можно выбрать ток разряда такой величины, чтобы / Е_ОС| ⁼ 1·/ R 2 С2 > (γ) тогда коэффициент пропорциональности при Т_Пр в выражениях (5) и (6) будет одним и тем же.

Во втором случае мы получили экспоненциальный преобразователь с отрицательным показателем степени. Время преобра- 10 эования ( Т_Пр ) в первом и во втором случае определяется динамическим диапазом и точностью представления функции ехр ( δΕ / ? ).

Так, если принять минимальную длитель- 15 ность, легко измеряемую современными устройствами с точностью 1% за 1 мкс, то при динамическом диапазоне представления функции е*-Ю⁴ максимальное время преобразования будет равно 10 мс, 20 при этом показатель степени будет изменяться от - 4,6 до +4,6.

Таким образом, в предложенном экспоненциальном функциональном преобразователе удалось расширить динамический 25 диапазон представления функции ё* в десятки раз, кроме этого предложенный преобразователь позволяет получать экспоненциальную функцию при положительном и отрицательном показателе степени без 30 ручного переключения и без существенного усложнения схемы, что расширяет функциональные возможности преобразователя.

Claims (3)

1.Авторское свидетельство СССР № 393749, кл. О-Об q 7/20, 1971.

2.Авт.орское свидетельство СССР № 444207, кл. G О5 Q 7/24, 1972.

3.Авторское свидетельство СССР № 304575, кл. q 06 G 7/24, 1970 (прототип). функции с действительными показател ми степени, дополнительно введены логический блок, интегратор, элементы сравнени , буферный каскад, элемент ИЛИ, инвертор, генератор тока, причем входы логического блока подключены к третьему и четвертому выходам блока формировател  импульсов , первый вькод логического блока подключен к управл ющему входу генератора тока, выход которого подключен к выходу интегрирующей RC-цепи, второй выход логического блока подключен к разр дному входу интегратора, вход которого подключен к первому входу первого элемента сравнени  и через буферный каскад - к интегрирующей РС-41епи, выход интегратора подключен к первому входу второго элемента сравнени , второй вход которого подключен через инвертор к источнику опорного напр жени , причем второй вход первого элемента сравнени  подключен к шине нулевого потенциала, управл ющие входы первого и второго элементов сравнени  подключены соответственно к второму и nepBON-iy вьрсодам логического блока, а выходы элементов сравнени  через элемент ИЛИ подключены к выходу преобразовател , третий вход логического блока и третий вход блока формировател  импульсов соед|шены с шиной Пуск преобразовател . 2. Преобразователь йо п. 1, о т л и - чающийс  тем, что, логический блок выполнен на двух триггерах, первые входы триггеров  вл ютс  первым входом логического блока, вторые входы первого и второго триггеров  вл ютс  вторым, входом логического блока, третьи вход  вл ютс  третьим входом логического блока, инверсньй выход первого и пр мой выход второго триггеров  вл ютс  соот