SU725215A1

SU725215A1 - Pulse delay device

Info

Publication number: SU725215A1
Application number: SU782700643A
Authority: SU
Inventors: Василий Егорович Панов
Original assignee: Предприятие П/Я А-7692
Priority date: 1978-10-02
Filing date: 1978-10-02
Publication date: 1980-03-30

Description

(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ(54) DEVICE FOR DELAYING PULSES

Изобретение относитс к радиоэлектронике и может быть использовано в устройствах автоматики и измерительной техники.The invention relates to electronics and can be used in automation and measuring devices.

Известно устройство дл задержки пр моугольных импульсов, содержащее генератор импульсов, два вентил , рёверсивный счегччк, дифференцирующую цепь, блок задержки фронта, формирующей триггер и дешифратор нул . Устройство позвол ет задержать импульсы, длительность которых может быть больше или меньше времени задержки 1.A device for delaying rectangular pulses is known, comprising a pulse generator, two valves, a reversing switch, a differentiating circuit, a front delay block forming a trigger, and a decoder zero. The device allows to delay pulses, the duration of which may be more or less than the delay time 1.

Однако дл задержки импульсов, длительность которых всегда больше времени задержки, данное устройствооказываетс сложным.However, for the delay of pulses, the duration of which is always longer than the delay time, this device is complicated.

Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.

Дл достижени указанной цели в устройство дл задержки импульсов, содержащее генератор опорной частоты, делитель частоты тактируемый D-триггер , введен сумматор, при этом выход генератора опорной частоты соединен с синхронизирующим входом тактируемого D-триггера, пр мой выход тактируемого D-триггера соединен с первым входом сумматора, выход которого соединен с установочным S-входом делител частоты, вход устройства соединен с входом D тактируемого D-триггера и со вторым входом сумматора,To achieve this goal, a pulse accumulator containing a reference frequency generator, a clocked D-trigger frequency divider is inserted into the device, the output of the reference frequency generator is connected to the clock input of a clocked D-trigger, the forward output of a clocked D-trigger is connected to the first the input of the adder, the output of which is connected to the installation S-input of the frequency divider, the input of the device is connected to the input D of a clocked D-flip-flop and to the second input of the adder,

На фиг. 1 представлена функциональна схеМа уегр бйств а; на фиг . 2 временные диаграммы, по сн ющие принцип его работы.FIG. 1 shows the functional scheme of the run of countries; in fig. 2 timing diagrams explaining its principle of operation.

00

Задержка переднего и заднего фронтов задерживаемого импульса производитс делителем частоты 2, которь1й включаетс в момент перехода задерживаемого импульса с нул на еди5 ницу и с единицы на нуль, на врем , равное периоду частоты опорного генератора 1, умноженному на коэффициент делени . Включение и выключенке делител частоты производит0 с , поступающим с выхода сумматора 3 по модулю два на установочные входы делител частоты 2, Пр мой выход тактируемого D-триггера принимает состо ние D входа при из5 менении уровн с нул на единицу Не синхронизирующем входе, в установившемс состо нии тактируемый D-триггер может находитьс длительное врем .The delay of the leading and trailing edges of the delayed pulse is produced by frequency divider 2, which turns on when the delayed pulse transitions from zero to one and from one to zero, to a time equal to the frequency period of the reference oscillator 1 multiplied by the division factor. Turning on and off the frequency divider produces 0 s, coming from the output of the adder 3 modulo two to the installation inputs of the frequency divider 2. The direct output of the clocked D-flip-flop assumes the state of the D input when the level changes from zero to one Not a synchronizing input in the steady state This clocked D-trigger can last for a long time.

Claims

0 yr.; X,. , -, t By selecting the frequency of the reference oscillator, and the ratio of the purity divider ratio, you can ensure the required accuracy of restoring the xythiness time for any delay. Claims Device for delaying pulses A frequency reference frequency generator A frequency healer clocked by a D-trigger, characterized in that, in order to simplify, an adder is inserted into it, the output of the reference frequency generator being connected to the input of a frequency divider, direct output which is connected to the clock input of a clocked D-flip-flop, the direct output of the clocked D-flip-flop is connected to the first input of the adder, the input of which is connected to the installation S-input of the frequency divider, the input of the device is connected to the input D of clock Rui D-flip-flop and the second input of the adder. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 271566, cl. H 03 K 5/13, 03/27/69 (prototype).