(54) УСТРОЙСТВО РЕГУЛИРУЕМОЙ ВРЕМЕННОЙ ЗАДЕРЖКИ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ включен последовательно в цепь суммирующего входа реверсивного счетчика, а его управл ющий вхэд соединен с единичным вы ходом формирующего триггера. Выход второго элемента И подключен ко входу третье го элемента И. Четвертый элемент И включен последовательно между единичным выходом формирующего триггера и вычитающим входом реверсивного счетчика, а его управл ющий вход св зан с выходом первого элемента И. Установочные входы формирующего триггера подключены к выходам схемы задержки фронта импульса и дешифратора нул , входы которого соединены с кодовыми выходами реверсивного счетчика . Выходом данного устройства вл етс выход формирующего триггера З . В этом устройстве задержанный импульс формируетс путем сложени и последующ вычитани кодов реверсивного счетчика, соответствующих заданным интервалам задержки . Квантованна задержка может быть приближена к плавной, если квант настолько мал, что находитс за пределами разрешающей способности по времени устройств, использующих задержку. Снижение кванта задержки достигаетс путем повышени раз р дностей реверсивного счетчика и дешифра тора нул . Однако устройство задержки с использованием многоразр дных реверсивны счетчиков, в особенности если изменение задержки должно быть плавным, сложно и сравнительно громоздко. С увеличением числа элементов схемы снимсаетс ее надежность . Цель изобретени - более плавна регулировка задержки и повышение его надежно ти - достигаетс тем, что в устройство регулируемой временной задер гки пр моуголь ных импульсов, содержащее генератор задержки , дифференцирующую цепь, два элемента И и элемент НЕ, вход которого объе динен со входом устройства, входом дифференцирующей цепи и одним из входов первого элемента И, а выход подключен к одному из входов второго элемента И, введены два элемента ИЛИ, втора дифференциру юща цепь, вход которой соединен с выходом элемента НЕ, второй элемент НЕ, выход которого подключен ко второму входу второго элемента И, а вход - ко второму входу первого элемента И к выходу генератора задержки, управл ющий вход которого соединен с выходом первого элемента ИЛИ. Входы последнего подключены к выхо дам дифференцирующей цепей, входы второго элемента ИЛИ соединены с выходами эл ментов И, а выход вл етс выходом устройства , На фиг. 1 изображена схема описываемого устройства, на фиг, 2 - временна диаграмма , по сн юща принцип его действи . Устройство содержит генератор задержки 1, дифференцирующие цепи 2 и 3, элементы ИЛИ 4 и 5. Выход элемента ИЛИ 4 соединен с управл ющим входом генератора задержки 1. а входы подключены к выходам дифференцирующих цепей 2 и 3. Вход дифференцирующей цепи 2, вл ющийс входом устройства, соединен со входом элемента НЕ 8 и одним из входов элемента И 6, другой вход которого подключен к выходу генератора задержки 1 и ко входу элемента НЕ 9, а выход ко входу элемента ИЛИ 5, Другой вход элемента Р1ЛИ 5 соединен с выходом элемента И 7, входы которого св заны с выходами элемента НЕ 8 и элемента НЕ 9. Вход дифференцирующей цепи 3 соединен с выходом первого элемента НЕ 8. Выход элемента ИЛИ 5 вл етс выходом устройства. Пр моугольные импульсы „Л (фиг,2) длительностью t , подлежащие задержке, поступают на дифференцирующую цепь 2, элемент И 9, элемент НЕ 8. Управл ющ1ие запуском генератора задержки 1 сигналы е, соответствующие во времени переднему и заднему фронтам исходного импульса а, формируютс дифференцирующей цепью 2 (б), элементом НЕ 8 (г), дифференцирующей цепью 3 ( 9 ) и объедин ютс элементом ИЛИ 4 (е). Генератор задержки 1, например одновибратор, вл етс генератором логических нулей и формирует пр моугольные импульсы (ж) длительностью Та , равной задержке сигнала. Элемент И выполн ет операцию логического умножени (в) сигналов входного (а) и генератора задержки 1 (ж). Элемент И 7 умножает (и) инвертированные сигналы - входной (г) (а) и генератора задержки (з) (ж). Элемент ИЛИ 5 выполн ет логическое сложение выходных сигналов элемента И 6 (б) и элемента И 7 (и). При этом длительность задержанного импульса на выходе элемента ИЛИ 5, т.е. на выходе устройства, при изменении времени задержки fj в пределахО Г, t равна длительности входного импульса t,. Дл периодической последовательности пр моугольных симметричных импульсов (скважность 2) максимально реализуема задержка tTj равна половине периода, что обеспечивает сдвиг фазы выходных колебаний 180 . Расширение пределов задержки достигаетс путем последовательного включени необходимого количества устройств задержки .(54) A DEVICE OF A REGULATED TIME DELAY OF RECTANGULAR PULSES is connected in series to the summing input circuit of a reversible counter, and its control input is connected to a single output of the forming trigger. The output of the second element I is connected to the input of the third element I. The fourth element I is connected in series between the single output of the forming trigger and the subtractive input of the reversible counter, and its control input is connected with the output of the first element I. The installation inputs of the forming trigger are connected to the outputs of the delay circuit the front of the pulse and the zero decoder, the inputs of which are connected to the code outputs of the reversible counter. The output of this device is the output of the forming trigger H. In this device, a delayed pulse is generated by adding and then subtracting the reversible counter codes corresponding to the specified delay intervals. A quantized delay can be brought closer to a smooth one if the quantum is so small that it is outside the time resolution of devices using the delay. A decrease in the delay quantum is achieved by increasing the reversible counter and decipher torch zero values. However, the delay device using multi-bit reversible counters, especially if the change in the delay should be smooth, difficult and relatively cumbersome. With an increase in the number of circuit elements, its reliability is removed. The purpose of the invention is to more smoothly adjust the delay and increase its reliability, because the device has an adjustable time delay for square pulses, which contains a delay generator, a differentiating circuit, two AND elements and an NOT element, whose input is combined with the device input. the input of the differentiating circuit and one of the inputs of the first element is AND, and the output is connected to one of the inputs of the second element AND, two OR elements are introduced, the second differentiating circuit, whose input is connected to the output of the element NOT, the second electric NOT, the output of which is connected to the second input of the second element I, and the input to the second input of the first element I to the output of the delay generator, the control input of which is connected to the output of the first element OR. The inputs of the latter are connected to the outputs of the differentiating circuits, the inputs of the second element OR are connected to the outputs of the AND components, and the output is the output of the device, FIG. 1 is a diagram of the described device, FIG. 2 is a timing diagram explaining the principle of its operation. The device contains a delay generator 1, differentiating circuits 2 and 3, elements OR 4 and 5. The output of the element OR 4 is connected to the control input of the delay generator 1. And the inputs are connected to the outputs of the differentiating circuits 2 and 3. The input of the differentiating circuit 2, which is the input device connected to the input of the element is NOT 8 and one of the inputs of the element And 6, the other input of which is connected to the output of the delay generator 1 and to the input of the element NOT 9, and the output to the input of the element OR 5, Another input of the element Р1ЛИ 5 is connected to the output of the element AND 7 whose inputs are connected to The outputs of the HE element 8 and the HE element 9. The input of the differentiating circuit 3 is connected to the output of the first element 8. The output of the element OR 5 is the output of the device. Rectangular pulses Л (FIG. 2) of duration t, which are subject to delay, arrive at differentiating circuit 2, element 9, element 8, HE 8. Control of starting delay 1 generator, signals e corresponding in time to the front and rear edges of the original pulse a, are formed by a differentiating chain 2 (b), an element NOT 8 (g), a differentiating chain 3 (9) and are united by the element OR 4 (e). The delay generator 1, for example a one-shot, is a generator of logical zeros and generates square pulses (g) with a duration Ta equal to the signal delay. The AND element performs the logical multiplication operation (c) of the input (a) signals and the 1 (g) delay generator. Element And 7 multiplies (s) inverted signals - input (d) (a) and delay generator (h) (g). The element OR 5 performs a logical summation of the output signals of the element And 6 (b) and element And 7 (i). The duration of the delayed pulse at the output of the element OR 5, i.e. at the output of the device, when the delay time fj changes within OG, t is equal to the duration of the input pulse t ,. For a periodic sequence of rectangular symmetric pulses (duty cycle 2), the maximum realizable delay is tTj equal to half the period, which ensures a phase shift of output oscillations 180. The expansion of the delay limits is achieved by sequentially switching on the required number of delay devices.