SU711568A1 - Устройство дл сравнени двоичных чисел - Google Patents

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств автоматики _ и ЭВМ для алгебраического сравнения ·* двух синхронно поступающих в последовательном двоичном коде чисел, в которых знак содержится в первом, ’либо последнем разряде и сначала поступают старшие разряды.

Известны устройства для сравнения двоичных чисел, содержащие элемент неравнозначности и два элемента И-НЕ, а также R-S триггеры (И.

К недостаткам известного устройства относятся сложность и узкие функциональные возможности, так как оно не позволяет сравнивать числа с учетом их знаков.

Наиболее близким техническим реше- 20 нием к предлагаемому устройству является устройство для сравнения логических чисел, содержащее элементы ИНЕ, И, ИЛИ-НЕ, ИЛИ, сумматор по мо- 25 дую два, триггеры, причем первая и вторая информационные шины устройства соединены со входами сумматора по модулю два, выход которого подключен к первым входам первого и второго. элементов И-НЕ, вторые входы которых.

соединены с первой и второй информационными шинами соответственно, вы•ход первого элемента И—НЕ подключен ко входу установки в единичное состояние первого триггера, прямой выход которого соединен с первым входом первого элемента ИЛИ-HE, выход второго элемента И—НЕ подключен ко входу установки в единичное состояние второго триггера, прямой выхсд которого соединен со вторым входом первого элемента ИЛИ—НЕ, выход которого подключен к третьим входам первого и второго элементов И—НЕ [2].

К недостаткам известного устройства относятся узкие функциональные возможности, так как оно не позволяет сравнивать числа с учетом их знаков .

Целью изобретения является повышение точности сравнения.

Это достигается тем, что в устройстве прямые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответственно, первая и вторая информационные шины устройства подключены к первым входам третьего и четвертого элементов И-НЕ соответственно, выхсд третьего элемента И-уНЕ соединен со входом установки в единичное состояние третьего триггера, выход четвертого элемента И-НЕ подключен ко входу становки в единичное состояние четвертого триггера, инверсные выходы третьего и четвер- ;того триггеров соединены со вторыми $ входами первого и второго элементов И соответственно, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ-HE, второй вход которого подключен к выходу первого элемента ИЛИ—НЕ, входы установки в нулевое состояние триггеров соединены с первой шиной управления, а вторые входы третьего и четвертого 15 элементов И—НЕ подключены ко второй шине управления.

Функциональная схема устройства для сравнения двоичных чисел представлена на чертеже. 20

Устройство содержит элемент неравнозначности 1, элементы И-НЕ 2 и 3, информационные шины 4 и 5, триггеры 6-9, шину 10 управления, элементы И-НЕ'11 и 12, элементы И 13 и 14, 25 элемент ИЛИ 15, элементы ИЛИ-НЕ 16 й 17, выходные шины 18, 19 и 20, шину 21 управления.

Устройство работает следующим образом.

В исходном состоянии на входные шины 4 и 5 и на шины 10 и 21 управления подаются нулевые логические уровни, в результате чего триггеры 6,7, 8 и 9 устанавливаются в нулевое состояние, При этом на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и 19 - нулевые логические уровни. На первом такте на информационные шины 4 и 5 подаются знаковые разряды ко- 40 дов сравниваемых чисел, а на шины •10 и 21 управления подаются единичные логические уровни. В результате этого элементы И 11 и 12 открываются и логические уровни знаковых разрядов запоминаются в триггерах 8 и 9. Начиная со второго такта по n-ый такт включительно на шину 10 управления подается единичный логический уровень, а на шине 21 управления — нулевой логический уровень, т. е. элементы И 11 и 12 оказываются открытыми только на первом такте. Если в первбм такте на шину 4 подан нулевой логический уровень (положительное чист^о.) , а на шину 5 — единичный логи- 55 ческий уровень (отрицательное число), -то триггеры 7 и 9 переходят в единичное состояние. Единичный логический уровень с единичного выхода триггера через элементы ИЛИ—НЕ 16 закрывает ^0 элементы И—НЕ 2 и 3,,в результате чего состояние·триггеров 6 и 7 больше не изменяется, несмотря на. то, что со второго такта на входные шины 4 и 5 подаются коды сравниваемых чисел. В ¢5 этом случае на выходной шине 18 имеем единичный логический уровень, а ’на выходных шинах 19 и 20 — нулевые логические уровни. Если в первом такте на шину 4 был подан единичный логический уровень, а на входную шину — нулевой логический уровень, то триггеры 6 и 8 переходят в единичное состояние. Единичный логический уровень с единичного выхода триггера 6 через элемент ИЛИ—НЕ 16 закрывает элементы И—НЕ 2 и 3, в результате чего состояние триггеров 6 и 7 больше не изменяется, несмотря на то, что со второго такта на шины 4 и 5 подаются коды сравниваемых чисел. В этом случае на выходной шине 19 имеем единичный логический уровень, а на выходных шинах 18 и 20 — нулевые логические уровни. Пусть в первом такте на шины 4 и 5 были поданы нулевые логические уровни. В этом случае состояние триггеров 8 и 9 не изменяется. Далее, на входные шины 4 и 5 синхронно подаются последовательные двоичные кода сравниваемых чисел, начиная со старших разрядов. Если сравниваемые числа совпадают, то в течение тактов от второго по п-ый включительно элементы И-НЕ 2 и 3 будут закрыты нулевым логическим уровнем с выхода элемента неравнозначности 1. Поэтому состояние триггеров и 7 не изменяется и на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и — нулевые логические уровни. Если сравниваемые числа не совпадают, то при первом же несовпадении логических уровней в сравниваемых разрядах триггер 6 либо 7 переходит в единичное состояние и блокирует элемен- ты И-НЕ 2 и 3. В случае, когда /[Апр]/>/Св_пр]/,где [А_пр] и [В_пр] представляют собой подаваемые соответственно на входные шины 4 и 5 прямые кода сравниваемых чисел, то на выходной щине 18 имеем единичный логический уровень, а на выходных шинах 19 и 20 — нулевые логические уровни. В случае когда /[A _np]/< j [В_Пр ]/, то единичный логический уровень имеем только на выходной шине 19. Пусть в первом такте на входные шины 4 и'5 поданы единичные логические уровни. В этом случае триггеры 8 и 9 перейдут в единичное состояние. Далее устройство функционирует аналогично. При /[А_пр ]/> | [В _np J | единичный логический уровень имеем только на выходной пине 19, т. е. [А _пр) < (В_пр). При |(А _Пр] ] < )[В _пр] | единичный логический уровень имеем только на Выходной шине 18, т. е. [Ар_Р] > [В_лр] . Устройство для сравнения двоичных чисел осуществляет алгебраическое сравнение двух синхронно поступающих в последовательном прямом двоичном коде чисел, в которых знак содержится в по следнем разряде и сначала поступают старшие разряды аналогично описанному. Отличие заключается в том, что на входные шины 4 и 5 последовательные кода сравниваемых чисел синхронно подаются, начиная с первого так- 5 та, а на η-ом такте на входные шины 4 и 5 подаются знаковые разряда кодов сравниваемых чисел. Помимо того, единичный логический- уровень на шину управления 21 подается только на η-ом такте. В этом случае, кроме основной функции, устройство за (п-1) такт осуществляет сравнение по модулю двух синхронно поступающих в последовательном двоичном коде чисел, в которых сначала поступают старшие разряда.

-При А>В единичный логический уровень имеем на единичном выходе триггера

6. При А < В единичный логический уровень имеем на единичном выходе триггера 7. При А = В единичный ло- 20 гический уровень имеем на выходе элемента ИЛИ-НЕ 16.

Таким образом, изобретение позволяет расширить функциональные возможности устройства для сравнения двоич- 25 ных чисел путем реализации алгебраического сравнения, двух синхронно поступающих в последовательном прямом двоичном коде чисел, в которых знак содержится в первом либо последнем 3Q разряде и сначала поступают старшие разряды.

Claims (3)

1. Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств автоматики и ЭВМ дл  алгебраического сравнени  двух синхронно поступающих в последовательном двоичном коде чисел, в которых знак содержитс  в первом, либо последнем разр де и сначала поступают старшие разр ды. Известны устройства дл  сравнени  двоичных чисел, содержащие элемент неравнозначности и два элемента И-НЕ а также R-S триггеры 1. К недостаткам известного устройства относ тс  сложность и узкие фун кциональные возможности, так как оно не позвол ет сравнивать числа с учетом их знаков. Наиболее близким техническим реше нием к предлагаемому устройству  вл етс  устройство дл  сравнени  логи ческих чисел, содержащее элементы ИЙЕ , И, ИЛИ-НЕ, ИЛИ, сумматор по модую два, триггеры, причем перва  и втора  информационные шины устройства соединены со входами сумматора по модулю два, выход которого подключён К первым входам перового и второго, элементов И-НЕ, вторые входы которых соединены с первой и второй информационными шинами соответственно, выход первого элемента И-НЕ подключен ко входу установки в единичное состо ние первого триггера, пр мой выход которого соединен с первым входом первого элемента ИЛИ-НЕ, выход второго элемента И-НЕ подключен ко входу установки в единичное состо ние второго триггера, пр мой выхсш которого соединен со вторым входом первого элемента ИЛИ-НЕ, выход которого подключен к третьим входам первого и второго элементов И-НЕ
2. 2. К недостаткам известного устройства относ тс  узкие функциональные возможности, так как оно не позвол ет сравнивать числа с учетом их знаков . Целью изобретени   вл етс  повышение точности сравнени . Это достигаетс  тем, что в устройстве пр мые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответственно, перва  и втора  информационные шины устройства подключены к первым входам третьего и четвертого элементов И-НЕ соответстэенно , выход третьего элемента ИтНЕ соединен со вхсдом установки в единичное состо ние третьего триггера, выход четвертого элемента И-НЕ подключен ко входу становки в единичное состо ние четвертого триггера, инверсные выходы третьего и четвер;того триггеров соединены со вторыми входами первого и второго элементов И соответственно, выходы которых подключены ко входам элемента ИЛИ, которого соединен с первым вхо дом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу пер вого элемента ИЛИ-НЕ, входа установки в нулевое состо ние триггеров соединены с первой шиной управлени , ;а вторые входы третьего и четвертого элементов И-НЕ подключены ко второй шине управлени . Функциональна  схема устройства дл  сравнени  двоичных чисел представлена на чертеже. Устройство содержит элемент нерав нозначности 1, элементы И-НЕ 2 и 3, информационные шины 4 и 5, триггеры 6-9, шину 10 управлени , элементы И-НЕ11 и 12, элементн И 13 и 14, элемент ИЛИ 15, элементы ИЛИ-НЕ 16 и 17, выходные шины 18, 19 и 20, шину 21 управлени . Устройство работает следующим образом . В исходном состо нии на входные шины 4 и 5 и на шинъ 10 и 21 управ лени  подаютс  нулевые логические уровни, в результате чего триггеры 6,7, 8 и в устанавливаютс  в нулевое состо ние, При этом на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и 19 - нулевые логические уровни. На первом такте на информационные шины 4 и 5 подаю с  знаковые разр ды кодов сравниваемых чисел, а на шины 10 и 21 управлени  подаютс  единичные логические уровни. В результате этого элементы И 11 и 12 открываютс  и логические уровни знаковых разр дов запоминаютс  в триггерах 8 и 9. Начина  со второго такта по п-ый так включительно на шину 10 управлени  подаетс  единичный логический уровень , а на шине 21 управлени  - нулевой логический уровень, т. е. элементы И 11 и 12 оказываютс  открытыми только на первом такте. Если в первбм такте на шину 4 подан нулевой логический уровень (положительное чиcJp.) , а на шину 5 - единичный лог ческий уровень (отрицательное число -то триггеры 7 и 9 переход т в едини ное состо ние. Единичный логический уровень с единичного выхода триггер 7 через элементы ИЛИ-НЕ 16 закрывае элементы И-НЕ 2 .и 3,,,в результате че го состо ниетриггеров б и 7 больше не измен етс , несмотр  на. то, что второго такта на входные шины 4 и ь подаютс  коды сравниваемых чисел. В этом случае на выходной шине 18 имеем единичный логический уровень, а на Выходных шинах 19 и 20 - нулевые огические уровни. Если в первом такте на шину 4 был подан единичный логический уровень, а на входную шину 5- нулевой логический уровень, то триггеры 6 и 8 переход т в единичное состо ние. Единичный логический уровень с единичного выхода триггера 6 через элемент ИЛИ-НЕ 16 закрывает элементы И-НЕ 2 и 3, в результате чего состо ние триггеров 6 и 7 больше не измен етс , несмотр  на тОг что со второго такта на шины 4 и 5 подаютс  коды сравниваемых чисел. В этом случае на выходной шине 19 имеем единичный логический уровень, а на выходных шинах 18 и 20 - нулевые логические уровни. Пусть в первом такте на шины 4 и 5 были поданы нулевые логические уровни. В этом случае состо ние триггеров В и 9 не измец етс . Далее, на входные шины 4 и 5 синхронно подаютс  последовательные двоичные коды сравниваемых чисел, начина  со старших разр дов. Если сравниваемые числа совпадают, то в течение тактов от второго по п-ый включительно элементы И-НЕ 2 и 3 будут закрыты нулевым логическим уровнем с выхода элемента неравнозначности 1. Поэтому состо ние триггеров 6и 7 не измен етс  и на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и 19 - нулевые логические уровни. Если сравниваемые числа не совпадают, то при первом же несовпадении логических уровней в сравниваемых разр дах триггер 6 либо 7 переходит в единичное состо ние и блокирует элемен- ты И-НЕ 2 и
3. 3. В случае, когда / АпрЗНЕБпгЛ/.да и представл ют собой подаваемые соответственно на входные шины 4 и 5 пр мые КОХИ сравниваемых чисел, то на выходной шине 18 имеем единичный логический уровень, а на выходных шинах 19 и 20 - нулевые логические уровни. В случае когда |1Апр | ) /, то единичный логический уровень имеем только на выходной шине 19. Пусть в первом тгактё на входные шины 4 и 5 поданы единичные логические уровни. В этом:случае триггеры 8 и 9 перейдут в единичное состо ние. Далее устройство функционирует аналогично. При )J . I В jip I единичный логический уровень имеем только на выходной шине 19, т. е. Апр) Впр. При | Anpi| ДВпр5| единичный логический уровень имеем только на выходной шине 18, т. е. А цр . Устройство дл  сравнени  двоичных чисел осуществл ет алгебраическое сравнение двух синхронно поступающих в последовательном пр мом двоичном коДе чисел , в которых знак содержитс  в последнем разр де и сначала поступают старшие разр ды аналогично описанно му. Отличие заключаетс  в том, что на входные шины 4 и 5 последователь ные кода сравниваемых чисел синхрон но подаютс , начина  с первого такта , а на п-ом такте на входные шины 4 и 5 подаютс  знаковые разр ды кодов сравниваемых чисел. Помимо того единичный логический уровень на шину управлени  21 подаетс  только на птакте , В этом случае, кроме основной функции, устройство за (п-1) такт осуществл ет сравнение по модулю дву синхронно поступаютдах в последовател ном двоичном коде чисел, в которых сначала поступают старшие разр ды. -При единичный логический уровен имеем на единичном выходе триггера б. При А В единичный логический уровень имеем на единичном выходе триггера 7. При А В единичный логический уровень имеем на .выходе элемента ИЛИ-НЕ 16. Таким образом, изобретение позвол ет расширить функциональные возмож ности устройства дл  сравнени  двоич ных чисел путем реализации алгебраического сравнени , двух синхронно ndступающих в последовательнетл пр мс и двоичном коде чисел, в которых знак содержитс  в первом либо последнем разр де и сначала поступают старшие разр ды. Формула изобретени  Устройство дл  сравнени  двоичных чисел, содержащее элементы И-НЕ И, ИЛИ-ЯЕ, ИЛИ, сумматор по модулю два, триггеры, причем перва  и втора  информационные шины устройства соединены со входами сумматора по 1у1одулю два, выход которого подключен к первым входам первого и второго элементов И-НЕ, вторые входы которых соединены с первой и второй информационными шинами соответственно , выход первого, элемента И-НЕ подключен ко входу установки в единичное состо ние первого триггера, пр мой выход которого соединен с первым входом первого элемента ИЛИ-НЕ, выход второго элемента И-НЕ подключен ко входу установки в единичное состо ние второго триггера, пр мой выход .которого соединен со вторым входом первого элемента Ш1И-НЕ, выход которого подключен к третьим входам первого и второго элементов И-НЕ, о тличающеес  тем, что, с целью повышени  точности сравнени ,.в устройстве пр мые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответственно, перва  и втора  информационные шины устройства подключены к первым входам третьего и четвертого элементов И-НЕ соответственно , выход третьего элемента И-ЙЕ соединен со входом установки в единичное состо ние третьего триггера , выход четвертого элемента И-НЕ подключен ко входу установки в единичное состо ние четвертого триггера , инверсные выходы третьего и четвертого триггеров соединены со вторыми входами первого и второго элементов И соответственно, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого элемента ИЛИ-НЕ, входы установки в нулевое состо ние триггеров соединены с первой шиной управлени , а вторые входы третьего и четвертого элементов И-НЕ подключены ко второй шине управлени . Источники информации, прин тые во внимание при экспертизе 1,Марри Е. Дж. Простые логические схемы дл  сравнени  двоичных чисел . Электроника, т, 45, № 7, М,: Мир, 1972, с, 61, рис, 1, 2,Авторское свидетельство СССР 485445, кл, G Об F 7/04 ,03.01.74. (прототип),

   IS