[go: up one dir, main page]

SU538492A1 - Счетчик последовательности импульсов - Google Patents

Счетчик последовательности импульсов

Info

Publication number
SU538492A1
SU538492A1 SU2043060A SU2043060A SU538492A1 SU 538492 A1 SU538492 A1 SU 538492A1 SU 2043060 A SU2043060 A SU 2043060A SU 2043060 A SU2043060 A SU 2043060A SU 538492 A1 SU538492 A1 SU 538492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
trigger
code
output
Prior art date
Application number
SU2043060A
Other languages
English (en)
Inventor
Николай Павлович Радченко
Владимир Леонидович Баранов
Георгий Леонидович Баранов
Original Assignee
Институт Гидромеханики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Гидромеханики Ан Украинской Сср filed Critical Институт Гидромеханики Ан Украинской Сср
Priority to SU2043060A priority Critical patent/SU538492A1/ru
Application granted granted Critical
Publication of SU538492A1 publication Critical patent/SU538492A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

(54) СЧЕТЧИК ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ Это позвол ет получить результат счета последовательности импульсов в дес тичном коде и упростить устройство. На чертеже изображена блок-схема счетчика . Счетчик последовательности импульсов содержит входной триггер 1, динамический регистр 2, первый триггер коррекции 3, второ триггер коррекции 4, двухвходовой элемен ИЛИ 5, два двухвходовых элемента И 6 и 7 и трехвходовой элемент И 8. На входной триггер 1 поступает последов тельность импульсов с информационного вхо да 9 счетчика. Первый вход регистра 2 соединен с выходом триггера коррекции 3, первый вход которого подключен к выходу триггера коррекции 4. Второй вход регистра 2 соединен с вторым входом триггера коррек ции 3 и с выходом элемента И 8. Вход триггера коррекции 4 соединен с первым входом триггера 1 и с выходом элемента ИЛИ 5, входы которого соединены с выходами элементов И 6 и 7. Входы элемента И 6 соединены с пр мым выходом регистра 2 и с инверсным выходом триггера 1. Входы элемента И 7 подключены к пр мому выходу триггера 1 и к инверсному выходу регистра 2, Входы элемента И 8 соединены с пр мымвыходомрегистра2, с пр мым выходом триггера 1 и с управл ющим входом 10 счетчика. Вход 9 счетчика подключен ко второму входу триггера 1. Счетчик последовательности импульсов ра ботает следующим образом. Каждый триггер коррекции 3 и 4 реализует функцию задержки сигнала на один пери: |Д тактовой частоты -F . Врем  задержки между входом триггера коррекции 4 и 2 вь.ходом регистра 2 определ етс  емкостью счетчика 10 и частотой тактовых сигналов f по формуле r r4n/f,(-() где О - число дес тичных разр дов. Величина задержки t должна удовлетвор ть неравенству , , где Р - максимально возможна  частота пос туплени  последовательности импульсов на информационный вход счетчика. Величина задержки Г импульсного сигна ла в регистре 2 определ етс  кодом коррекции и равна )) На управл ющий вход счетчика непрерыв- 55 но поступает сери  импульсов коррекции КИ с частотой f/4. Каждь й дес тичный разр д счетчика кодируетс  тетрадой двоичных кодов согласно таблице. Таблица Дес тичный эквивалент Двоичный код тетрады Подготовка счетчика к работе выполн етс  установкой его в исходное состо ние, котора  осуществл етс  сигналом установки О ( У О), имеющим длительность Т i . Сигналу О, поступа  на третий вход 11 триггера 1, устанавливает его в нулевое состо ние . Б результате элемент И 7 закрываетс , а элемент И 6 открываетс  дл  прохождени  сигналов с пр мого выхода регистра 2 через элементы И 6, ИЛИ 5 на вход триггера коррекции 4. Элемент И 8 закрываетс  сигналом с пр мого выхода триггера 1, Сигнал У О разрывает цепь передачи импульсов с выхода триггера коррекции 4 на первый вход триггера коррекции 3. Этим обеспечиваетс  очистка регистра 2, так как импульсы с пр мого выхода этого регистра 2, пройд  через элементы И 6, ИЛИ 5 и триггер коррекции 4, на вход первого триггера коррекции 3 не поступают. Сигнал У О открывает на врем  1 вторые входь регистра 2 и триггера коррекции 3, на которые поступает сери  импульсов коррекции с управл ющего входа счетчика. Импульс коррекции КИ записывает по второму входу в регистр 2 код единицы во втором разр де тетрады и, задержавщись на один разр д в триггере коррекции 3, записы|Вает по первому входу регистра 2 код еди- ниць в третьем разр де тетрады. В первом и четвертом разр дах тетрады остаетс  нулевой код. Так как импульсы коррекции с управл ющего входа поступают на вторые входы регистра 2 и триггер коррекции 3 через каждые четыре двоичных разр да в течение времени Т , то начальный код ОНО записываетс  во все и тетрад регистра 2. ПоС ле сн ти  сигнала V О выход триггера коррекции 4 подключаетс  к первому входу триг- коррекции 3, и цепь циркул ции начального кода через регистр 2 и триггеры коррекции 3 и 4 замыкаетс . Начальный код ОНО во всех тетрадах непрерывно циркулирует младшими разр дами вперед по цепи: пр мой выход регистра 2, элементы И . 6,

Claims (2)

  1. ИЛИ 5, триггеры коррекции 4, 3 и первый вход регистра 2. Вторые входы регистра 2 и триггера коррекции 3 закрыты, так как сиг нал У О прекратил свое действие, а элеИ 8 закрыт сигналом с пр мого выхода триггера 1. Счетчик осуществл ет дес тичный счет последовательности импульсов, поступаюших на информационный вход следующим образом. Первым импульсом с информационного вхо да триггер 1 устанавливаетс  в единичное состо ние к моменту считывани  из регистра 2 первого разр да младшей тетрады. В результате элемент И 6 закрываетс , а элемент И 7 начинает пропускать обратный код с инверсного выхода регистра 2. Первый имупьс единицы в обратном коде проходит с инверсного выхода регистра 2 через элемент И 7 на выход элемента ИЛИ 5 и записываетс  в триггер коррекции 4. Этот же импульс, поступа  с выхода элемента ИЛИ 5 на первый вход триггера 1,сбра сывает последний в нулевое состо ние. После установки триггера 1 в исходное состо ние все последующие разр ды младщей тетрады, а также все старшие тетрады переписываютс  без изменени  с пр мого выхода регистра 2 че рез элементы И 6, ИЛИ 5 в триггер коррекции 4. Последовательный двоично-дес тичный код, образованный в результате счета на выходе алемента ИЛИ 5, через триггеры коррекции 4 и 3 поступает на первый вход регистра 2. Таким образом выполн етс  двоичный счет в младщей тетрадевсоответствии с таблицей. Действительно, так как начальный код ОНО содержит в первомр зр де код нул , то с инверсного выхода регистра 2 считываетс  импульс единицы,который , пройд  Через элементы И 7 и И ЛИ 5, записываетс  в триггер коррекции 4 и сбрасывает в исходное состо ние триггер 1. Триггер 1 закрывает элемент И 7 и открывает элемент И 6, через который остальньхе , три разр да младщей тетрады считываютс  с пр мого выхода регистра 2 на выход элемента ИЛИ 5. В результате младща  тетрада измен ет свой код с начального ОНО на код 011 Ij который согласно таблице соответствует дес тичному числу 1, а начальный код последующих тетрад 0110 не измен етс . Аналогично выполн етс  переход в младщей тетраде из состо ни  Dili в состо ние 1000 после поступлени  второго импульса на информационный вход счетчика. После установки триггера 1 в единичное состо ние импульсом с информационного входа первые три разр да с инверсного выхода регистра 2 через элемент И 7 считываютс  на выход элемента ИЛИ 5 в виде нулевых кодов . Нулевой код четвертого разр да младшей тетрады с инверсного выхода регистра 2 считываетс  в виде импульса единицы, который , пройд  элементы И 7, ИЛИ 5, записываетс  в триггер коррекции 4исбрасЫвает по первому входу триггер 1 в исходное состо ние. Во врем  считывани  четвертого разр да младшей тетрады элемент И 8 закрыт нулевым кодом с пр мого выхода регистра 2. Счет в младшей тетраде последующих им- пульсов, поступающих на информационный вход, счетчик выполн ет аналогично. При счет® первых дев ти входных импульсов закрыт либо сигналом с пр мого выхода триггера 1 либо сигналом с пр мого выхода регистра 2. Элемент может открытьс  только в момент считывапи  в четвертом разр де любой тетрады единичного импульса с пр мого выхода регистра 2 при единичном состо нии триггера 1. Это имеет место, когда в младщей тетраде регистра 2 считываетс  код 1111, соответствующий дес тичному эквиваленту 9- и дес тый входной импульс счетчика установил триггер 1 в единичное сое то ние . Код 1111, считываемый с инверсного выхода регистра 2, принимает вид ОООО. На выходе элемента ИЛИ 5 в тече™е четырех разр дов действует нулевой код ОООО, так как элемент И 6 закрыт, а через элемент И 7 с инверсного выхода регистра 2 проходит нулевой код ОООО. При этом триггер 1 остаетс  в единичном состо нии к моменту считывани  четвертого разр да кода 1111 с пр мого выхода регистра 2. Элемент И 8 закрываетс  и пропускает импульс коррекции, действующий на управл ющем входе счетчика. Импульс коррекции с выхода элемента И 8, поступает на второй вход триггера коррекции 3 и второй вход регистра 2. По второму входу регистра 2 IIMпульс коррекции записывает код единицы во втором разр де младщей тетрады. Задержавщись в триггере коррекции 3 на один период тактовой частоты, импульс коррекции с выхода этого триггера поступает на первый вход регистра 2 и записывает код единицы в третьем разр де младщей тетрады. Таким образом, в младщей тетраде восстанавливаетс  начальный код ОНО. Считывание начального кода ОНО второй тетрады начинаетс  с инверсного выхода регистра 2, так как триггер 1 осталс  в единичном состо - нии, и элемент И 7 открыт. И шyuьc единицы в первом разр де второй тетрады ооратного кода 1ОО1 с инверсного выхода регистра 2 проходит через элемент И 7 на выход элемента ИЛИ 5, записываетс  в триггер коррекции 4 и сбрасывает по первому кхопу тригrep 1 в исходное состо ние. В результате элемент И 7 закрываетс  сигналом с пр  мого выхода триггера 1, а элемент И б открываетс  сигналом с инверсного выхода этого триггера. Три старших разр да началь ного кода ОНО второй тетрады с пр мого выхода регистра 2 через элемент И 6 про ход т на выход элемента ИЛИ 5, откуда через триггеры коррекции 4 и 3 записываю с  в регистр 7. Начальный код ОНО второй тетрады измен етс  на код 0111, соответствующий дес тичной единице. Начальный код ОНО в третьей и последующих тетрадах переписываетс  без изменени  с пр мого выхода регистра 2 через элементы И 6, ИЛИ 5, триггеры коррек ции 4 и 3 на первый вход этого регистра. После дес ти импульсов, поступивших на информационный вход счетчика в двух младших тетрадах регистра 2, записываетс  код 0111, ОНО, соответствующий дес ти ному числу 10. Дальнейший счет в тетрадах, переход счета из тетрады в тетраду, а также восстанов ление начального кода ОНО в предыдущей тетраде при переходе счета в последующую тетраду осуществл етс  аналогично. Положительный эффект от использовани  изобретени  заключаетс  в простоте реализа ции. По сравнению с прототипом в предложенном счетчике последовательности импуль сов вместо полусумматора, состо щего из п ти элементов И, трех элементов ИЛИ двух инверторов и триггера, используютс  только три элемента И и один элемент ИЛИ . 5 92 & Формула изобретени  Счетчик последовательности импульсов, содержащий входной триггер, динамический регистр, первый и второй триггеры коррекции, первый из которых выходом соединен с первым входом динамического регистра, соединенного вторым входом со вторым входом первого триггера коррекции, отличающийс  тем, что, с целью упрощени  устройства, он содержит трехвходовой элемент И, двухвходовой элемент ИЛИ и два двухвходовых элемента И, причем второй триггер коррекции входом соединен с первым входом входного триггера и с выходом элемента ИЛИ, входы которого соединены с выходами первого и второго двухвходового элемента И, первый из которых входами соединен с пр мым выходом динамического регистра и с инверсным выходом входного триггера , а второй - с инверсным выходом динамического регистра и пр мым выходом входного триггера; пр мые выходы динамического регистра и входного триггера, а также управл пющий вход устройства подключены через трехвходовой элемент И ко второму входу первого триггера коррекции, а второй вход входного триггера подключен к информационному входу устройства. Источники информации, прин тые во вни; мание при экспертизе; 1.Авторское свидетельство СССР № 337795, -кл. G 06 m 3/00 от 1970 г.
  2. 2.Авторское свидетельство СССР № 372568,кл. О- 06 упЗ/Ю, НОЗК25/ОО от 11-05.71.
    11 УП
SU2043060A 1974-07-08 1974-07-08 Счетчик последовательности импульсов SU538492A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2043060A SU538492A1 (ru) 1974-07-08 1974-07-08 Счетчик последовательности импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2043060A SU538492A1 (ru) 1974-07-08 1974-07-08 Счетчик последовательности импульсов

Publications (1)

Publication Number Publication Date
SU538492A1 true SU538492A1 (ru) 1976-12-05

Family

ID=20590693

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2043060A SU538492A1 (ru) 1974-07-08 1974-07-08 Счетчик последовательности импульсов

Country Status (1)

Country Link
SU (1) SU538492A1 (ru)

Similar Documents

Publication Publication Date Title
US4160154A (en) High speed multiple event timer
SU538492A1 (ru) Счетчик последовательности импульсов
SU395989A1 (ru) Накапливающий двоичный счетчик
SU440795A1 (ru) Реверсивный двоичный счетчик
JPS5935533B2 (ja) 非同期型数値制御計数器
SU1034188A1 (ru) Пороговый элемент (его варианты)
SU824446A1 (ru) Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ
SU614444A1 (ru) Устройство накоплени цифрового интегратора
SU488344A1 (ru) Реверсивный распределитель
SU397907A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU362490A1 (ru) Реверсивный счетчик
SU508940A1 (ru) Двоичный счетчик
SU446054A1 (ru) Устройство дл преобразовани двоичных чисел
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU385397A1 (ru) Двоично-десятичный счетчик
SU1120320A1 (ru) Устройство дл вычислени квадрата и квадратного корн
SU1113799A1 (ru) Устройство дл извлечени квадратного корн
SU1396280A2 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых единиц
RU1791813C (ru) Устройство дл делени чисел на константу типа 2 @ + 1
SU518003A1 (ru) Реверсивный дес тичный счетчик импульсов
SU477425A1 (ru) Делительное устройство
SU512469A1 (ru) Устройство дл делени двоичных чисел с фиксированной зап той
SU567208A2 (ru) Многоразр дный декадный счетчик
SU840902A1 (ru) Вычислительное устройство