SU508927A1 - Преобразователь двоичного кода вовременной интервал - Google Patents

Description

1

Изобретение относитс  к области цифровой выЧИСЛИтельной техники и может быть использовало при создании цифро-аналоговых преобразователей.

Из1вестные преобразователи двоичного кода во в{ремевной интервал содержат фор.мнрО ватель , преобразователи код-код и последовательного кода в нараллельный, а также устройства задержки по числу разр дов преобразовател  последовательного кода в параллельный, каждое из которых включает в себ  устройство сдвига.

Цель изобретени  - упрощение перестройки при измеиении частоты дискретизации, числа уровней квантовани  или пор дка кодировани .

Это доститаетс  тем, что преобразователь снабжен последовательно соединенными задающим генераторам и делителем частоты, а каждое устройство задерЖКИ - двоичным устройством управлени , ключом и элементом «ИЛИ, входы которого подключены к выходам устройства сдва-ira и ключа, а выход- к одни.м из входов двоичного устройства управлени  и ключа каждого последующего устройства задержки. Выход элемента «ИЛИ последнего устройства задержки соединен с входом формировател , другой вход двоичного устройства управлени -с выходом соответствующего разр да преобразова9

тел  последовательного кода в параллельный. Выходы двоичного устройства управлени  устройства задержки подключены к входам ключа и устройства сдвига, другой вход которого св зан с соответствующим выходом делител  частоты.

На чертеже представлена функциональна  структурна  схема устройства.

Оно содержит преобразователь 1 код - код; преобразователь 2 последовательного кода в параллельный; устройства 3 задержки , включающие в себ  двоичные устройства управлени  4 и сдвига 5, ключ 6 и элемент «ИЛИ 7; задающий генератор 8; делитель 9 частоты и формирователь 10, формирующий сИГнал односторонней щиротно-импульсной модул ции.

Устройство работает следующим образом.

Принимаема  кодова  последовательность через преобразователь 1 поступает иа преобразователь 2, на выходе которого набираетс  комбинаци  нулей и единиц в соответствии с прин той кодовой группой. Состо ние выходов преобразовател  2 определ ет состо ние двоичных устройств 4 управлени  во всех устройствах 3 задерж1ки. Входной импульс опроса после окончани  набора параллельного кода в преобразователе 2 поступает на первое устройство задержки и на один из входов с|)0рмировател  10. На выходе последнего формируетс  передний фронт импульса сигнала односторонией ши1рот1НО- И;Мпульсной модул ции. В первом устройстве задержки входной импульс Опро са проходит на один из входо1В двоичного устройства 4 управлени  и на вход ключа 6. В зависимости от состо ни  двоичного устройства управлени  ключ или про/пускает, или не пропускает пришедшей импульс опроса. Во втором случае, соответст|вующем единице, в первом разр де прин той кодовой комбипации импульс опроса пере|бра1СЫ1вает двоичное устройство управлени  в другое устойчивое состо ние, а изменение состо ни  устройства управлени  вызывает изменение состо ни  устройства 5 сдвига. Пр моугольные импульсы с выхода задающего генератора 8 поступают на вход делител  9 частоты. Число выходов последаего равно числу разр дов преобразуемой кодовой комбинации . На каждом из выходов делител  частоты формируютс  импульсные напр жепи , причем частота на каждом последующем выходе в два раза ниже, чем на предыдущем, а частота на первом выходе в два раза ниже частоты задающего генератора 8. Период следовани  каждой из последовательностей равен времени задержки входного импулыса опроса в устройствах задержки.

Устройство 5 сдвига возвращаетс  в исходное состо ние первым же импульсом в последовательности с первого выхода делител  9 частоты. Задержанный импульс подаетс  на элемент «ИЛИ 7 и далее на вход следующего устройства задержки. Таким образом, входной импульс опроса или проходит через элемент «ИЛИ 7 без задержки (что соответствует нулю в первом разр де прин той кодовой комбипации) или задерживаетс  на врем , равиое периоду последовательности импульсов с первого выхода делител  частоты (при записи единицы в первом разр де кодовой комбинации).

Выходной импульс первого уст|ройст1ва задержки поступает на следующее устройство задерЖки, где повтор етс  весь процесс. Таким ооразом, проход  асе устройства зедержки , входной импульс сдвигаетс  во времени па величину, соответствующую прин той кодовой комбинации.

Выходной импульс последнего устройства задержки подаетс  на другой вход формировател , обеспечива  формирование заднего, подвижного фронта сигнала односторонней щиротно-импульаной модул ции. В далынейшем происходит заполнение преобразовател  2 повой кодовой комбинацией и осуществл етс  такой же процесс последовательного анализа состоЯ ий устройств задержки.

Claims (1)

1. Формула и зоб р етее и  

   Преобразователь двоичного кода во вр еменной интер|Вал, содержащий формирователь , последовательно соединенные преобразователи код - код и последовательного кода Б параллельный и устройства задержки по числу разр дов последнего, каждое из которых включает в себ  устройство сдвига, отличающийс  тем, что, с целью упрощени  перестройки при изменении частоты дискретизации , числа уровней квантовани  или пор дка кодировани , он снабжен последовательно соединенными задающим генератором и делителем частоты, а каждое уст ройство задержки - двоичным устройством управлен-и , (КЛЮЧОМ и элементам «ИЛИ, входы которого подключены к выходам устройства сдвига и ключа, а выход -« одним из входов двоичного устройства управлени  и ключа каждого последующего устрюй|ства задерж ки,

   выход элемента «ИЛИ послемнего устройства задержки соединен с вко1дом ф10рмировател , другой вход двоичного устройства управлени  цодключе н к выходу соответствующего разр да преобразовател  последовательного кода в параллельный, п|ри этом выходы двоичного устройства утаравлени  устройства задержки подключбны к входам ключа и устройства с(двига, другой вход которого св зан с соответствующим выходом делител 

   частоты.