SU468253A1 - Устройство первичной обработки информации - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ПЕРВИЧНОЙ ОБРАБОТКИ

ИНФОРМАЦИИ На чертеже приведена функциональна  схеме устройства. Она содержит преобразователь 1 напр  жени  в частоту, предназначенный дп  пре образовани  выходного сигнала хроматогра фа в пропорциональную частоту импульсов управл ющий генератор 2, предназначенны дл  задани  частоты, пропорциональной ве личине нулевого сигнала хроматографа, вычитатели 3, 4, 5 дл  получени  разности частотных сигналов, поступающих на их входы, делитель 6 (двоичный счетчик), предназначенный дл  делени  частоты, коммутаторы 7, 8, 9 дл  переключени  разр дов делител  и счетчика. Устройство содержит также счетчик 10, логические элементы И 11, 12, 13, триггеры 14, 15, элемент 16 дл  задержки сигнала сброса счетчика относительно сигнала переписи информации со счетчика, формирователь 17 импульсного сигнала от перепада напр жени , блок регистрации 18 дл  хранени  или отображени  информации. До начала работы частоту управл емого генератора 2 устанавливают равной частоте преобразовател  1 при подаче на его вход нулевого сигнала хроматографа. Таким образом , при нулевом сиг-нале хроматографа частота на выходе вычитател  3 равна . нулю и увеличиваетс  при превышении сигналом хроматографа нулевого уровн . Уровень селекции хроматографических пиков устанавливают с помощью коммутаторов 8, 9,подключенных к выходам делител  6. Частота на выходе коммутатора 9 должна быть больше частоты на выходе коммутатора 8. При увеличении сигнала хроматографа , когда частота на выходе вычитател  3превышает частоту на выходе коммутатора 9, по вл ютс  импульсы на выходе вычитател  5, которые устанавливают Tpiarep 15 в единичное состо ние. Сигнал с единичного выхода триггера 15 через элемент И 12 открывает вход счетчика 10,в котором будут накапливатьс  икшуль сы, количество которых пропорционально площади хроматографического пика. Когда частота на выходе вычитател  3 станет меньше частоты на выходе коммутатора 8, по в тс  импульсы на выходе вычитате л  4. Однако эти сигналы не поступают на нулевой вход триггера 15 до тех пор, пока триггер 14 не установитс  в единич- ное состо ние, тем самым разреша  прохождение импульсов с выхода вычитател  4через схему совпадени  13. Триггер 14 управл етс  сигналом с одного из выходов счетчика 1О через коммутатор 7. Следовательно, если П|ющадь пика не достигает определенной величины, определ емой положением коммутатора 7, триггер 14 не устанавливаетс  в единичное состо ние и сигнал окончани  интегрировани  пика не будет сформирован. Таким образом осуществл етс  защита интегратора от высокочастотных помех. Если площадь пика превысит запрограммированную с помощью коммутатора 7, триггер 14 установитс  в единичное состо ние , а сигнал с его выхода разре шит прохождение импульсшв с выхода вычитател  4 через схему совпадени  13 на вход триггера 15, который установитс  в нулевое состо ние тем самым запреща  прохождение импульсов через схему 12 совпадени  на вход счетчика 10. Подключе1шый к выходу i триггера 15 формирователь 17 выдаст импульс, который через блок схем 11 совпадени  осуществит считывание и передачу в блок регистрации 18 цифрового кода, зафиксированного в счетчике 10, и установит в нулевое состо ние триггер 14 и счетчис 10 через элемент задержки 16, осуществл5пощий задержку сигнала на врем  считывани  информации со счетчика. Предмет изобретени  Устройство дл  первичной обработки информации, содрржащее преобразователь, счетчик и блок регистрации, отличающеес  тем, что, с целью повыше- Н1Ш его помехоустойчивости.оно содержитг генератор, тр блока вычитани , три коммутатора , делитель; два триггера, формирователь , три элемента И и элемент задержки, причем выход генератора св зан со входом делител  и первым входом первого блока вычитани , второй вход которого соединен с выходом преобразовател , а выход - со вторыми входами второго и третьего блоков вычитани  и второго элемента И, первые входы второго и третьего блоков вычитани  св заны с выходами первого и второго коммутаторов, а выход с первым входом первого элемента И и единичным входом первого триггера соответственно, второй вход первого элемента И соединен с единичным выходом второго триггера, а выход - с

нулевым входом первого триггера, единиЧ .

- л.v, :, , ,...1. .......... - г

ный выход которого св зан с первым вхо дом фор{ шровател , выход которого соединен с первым входом третьего элемента И и через элемент задержки - с нулевым входом второго триггера и сбросовым входом счетчика, установочный вход

которого св зан с выходом второго элемента- И, вхол ко1Х){югх) св зан с выходом

второго элемента И

, а выход - со Bixjpi.iM И входом третьего элемента

и со ьхо/юм

5 третьего коммутато{.)а, выход .ю1чэ соединен с единичным входом rpinuxij.i.i, а выход третьего элемента И со Eix;Jn-,i блока регистрашш.