SU419920A1 - Устройство для аппроксил1ации функций, заданных цифровым кодом - Google Patents

Description

1

Устройство предназначено дл  кусочно-линейной аппроксимации произвольных функций , заданных цифровым кодом равноотсто щих ординат. Задание аргумента возможно как в аналоговом, так и в цифровом виде. Результат аппроксимации получаетс  в виде аналогового напр жени .

Известно устройство дл  аппроксимации функций, заданных цифровым кодом, содержащее приемный и дополнительный регистры, выходы которых присоединены к первым входам соответственно первого и второго цифро-аналогового множительного блока, у которых вторые входы подключены ко входам аргумента устройства, а их выходы соединены с выходом устройства, первый вход приемного регистра присоединен ко входу ординат функции устройства, а второй его вход через последовательно включенные две линии задержки соединен со вторым входом дополнительного регистра.

Известное устройство обладает существенным недостатком - низкой точностью воспроизведени  аппроксимируемых функций в моменты смены кодов ординат в регистрах цифро-аналоговых множительных устройств. Это объ сн етс  наличием выбросов напр жени  аппроксимированной функции.

Предложенное устройство, с целью повыщени  точности работы, содержит схему сравнени , два входа которой подключены соответственно ко входу порогового напр жени  и входу аргумента устройства, а ее выход соединен со вторым входом дополнительного регистра и входом первой линии задержки, и блок совпадени , иервый в.ход которого подключен к выходу приемного регистра, второй вход - к выходу первой линии задержки, а выход соединен с первым входом дополнптельного регистра.

На чертеже показана функциональна  схема устройства дл  аппроксимации функций, заданных цифровым кодом, состо ща  из приемного регистра 1, дополнительного регистра

2, цифро-аналоговых .множительных блоков 3 и 4, блока совпадени  5, схемы сравнени  6 и линий задержки 7 и 8. Цифрами 9 и 10 обозначены входы аргумента устройства синфазной и противофазной составл ющих пилообразного напр жени  аргумента. Цифрами 11 и 12 обозначены вход ордннат аппроксимируе .мой функции и выхо.д устройства, на котором получаетс  результат аппроксп.мации в виде аналогового напр жени . Цифрой 13 отмечен вход порогового напр женп  6пор сравнивающего устройства 6.

Приемный регистр 1 предназначен дл  прпема параллельного кода ординат а ппроксимируемой функции, передачи в дополнительный

регистр 2 содержащегос  в нем кода предыдущего значени  аптфоксимируемой функции в моменты постунлени  каждого носледующего значени  кода и управлени  цифро-аналоговым множительным блоком 3. Своим входом приемный регистр I соединен со входом ординат 11 устройства, а выходом подключен ксоответствующим входам цифро-аналогового множительного блока 3 и блока совпадени  5. Дополнительный регистр 2 предназначен дл  приема кодов, ноступаюш,их из приемного регистра 1 через блок совпадени  5, и управлени  цифро-аналоговым множительным блоком 4. Цифро-аналоговые множительные блоки 3 (4) предназначены дл  умножени  синфазной и противофазной составл ющих напр жени , поступающего на входы 9 и 10, на код, содержащийс  в регистре 1 или 2. Выходы цифро-аналоговых множительных блоков 3 и 4 соединены вместе и с выходом устройства 12. Схема сравнени  6 предназначена дл  сравнени  противофазного пилообразного напр жени  На с установленным пороговым напр жением t/nop, подаваемым на вход 13, и выработки сигнала в момент достижени  равенства указанных на1пр жений. Лини  задержки 7 предназначена дл  задержки сигналов с выхода схемы сравнени  6 на врем , определ емое длительностью переходных процессов в дополнительном регистре 2, имеющих место в момент АГО установки в нулевое состо ние. Назначение линии задержки 8 - задержка имлульса с выхода линии задержки 7 на врем , определ емое переходными процессами в блоке совпадени  5, возникающими в момент опроса последней. Работа устройства, показанного на чертеже, на произвольном, например г-м, интервале изменени  аргумента происходит следующим образом. В исходном состо нии в регистрах 1 и 2 содержатс  соответственно кодыР(Хг) иР(л;,), пропорциональные значени м г-й и (/-1)-й узловых ординат аппроксимируемой функции, а на вход 13 подано пороговое напр жение . близкое по уровню к нулевому. При возрастании синфазной Vc и убывании .противофазной t/n составл ющих пилообразного напр жени  аргумента нанр жение Ui на выходе цифро-аналогового множительного блока 3 измен етс  согласно формуле: . ; напр жение /2 на выходе цифро-аналогового множительного блока 4 измен етс  соответственно выражению: {/,: /„ЛГ-0- % ,(2) где Т - интервал между соседними узловыми значени ми аппроксимируемой функции, а напр жение (Увых на выходе 12 равно сумме этих составл ющих: г г г г Г (г-1/ , ,,/м вых - опТ 2/ W f (i-l)lКогда напр жение и„ достигает значени  то схема сравнени  6 вырабатывает сигнал L/t, по которому дополнительный регистр 2 устанавливаетс  в нулевое состо ние. Поскольку величина t/nop вьгбрана близкой к нулевому значению, то и противофазна  составл юща  напр жени  (f/n) в это врем  будет близка к нулевому значению. Очевидно, величина выходного напр жени  (7пых определ етс  величиной /72, т. е.: oп. (4) Спуст  врем , определ емое параметрами линии заде)жки 7, импульсом с ее выхода производитс  опрос блока совладени  5. В результате этого опроса в регистр 2 с выходов блока совпадени  5 поразр дно заноситс  код P{Xi). При этом напр жение Ui стремитс  к О, поскольку в выражении (2) сомножитель (Г - t) стремитс  к О, хот  значение кода в регистре 2 и стремитс  к P(Xi). Когда в регистре 2 установитс  код Я(х,-), но t/i О, ибо Un О, то напр жение на выходе 12 устройства точно равно напр жению t/2, т. е.: /„ и, --Г „„Г Затем начинаетс  обратный код нилообразных напр жений аргумента Uc и Un. В это врем  в обоих регистрах содержатс  одинаковые коды Р(Хг). При условии равенства величин внутренних сопротивлений генератора U и f/n, а также равенства выходных сопротивлений цифро-аналоговых множительных блоков 3 и 4, форма задних фронтов напр жений Uc и и„ сохран етс  одинаковой и противоположной по фазе. Очевидно, что в этом случае напр жение на выходе устройства: вь,х - , + а f/c ф + п ( сложение. алгебраическое), сохранитс  -пропорциональным ординате P(X{). В момент конца i-ro интервала аппроксимации на выходе линии задержки 8 вырабатываетс  сигнал, устанавливающий приемный регистр I в нулевое состо ние. Поскольку напр жение f/c О и Р(Хг), то напр жение на выходе цифро-аналогового множительного блока 3 тоже будет близким к нулю. Поэтому выходное напр жение устройства определ етс  напр жением Uz, т. е.: ВЫ..(). После установки приемного регистра 1 в нулевое состо ние на вход М поступает код P{Xi+i) очередной (i + 1)-й узловой ординаты

аппроксимируемой функции. При этом напр жение на выходе 1-2 будет интерполирующим от значени , пропорционального коду P(Xi}, к зпачению, .пропорциональному коду P(xi+i}.

Итак, на (/+,1)-м и последующих интервалах работа устройства полностью аналогична описапной.

Анализ работы предлагаемого аппроксиматора показывает, что «выбросы выходного на р жени  в предложенном устройстве практически отсутствуют. Это позволило существенно повысить точность воспроизведени  аппроксимируемых функций при сохранении всех преимуществ прототила.

Предмет изобретени 

Устройство дл  аппроксимации функций, заданных цифровым кодом, содержащее приемный и дополнительный регистры, выходы которых .присоединены к первым входам соответственно первого и второго цифро-аналогового множительного блока, у которых вторые входы подключены ко входам аргумента устройства , а их выходы соединены с выходом

устройства, первый вход приемного регистра присоединен ко входу ординат функции устройства , а второй его вход через последовательно включенные две линии задержки соединен со вторым входом дополнительного регистра , отличающеес  тем, что, с целью повыщени  точности работы, оно содержит схему сравнени , два входа которой подключены соответственно ко входу порогового напр жени  и входу аргумента устройства, а ее

выход соединен со вторым входом дополнительного регистра и входом первой линии задержки , и блок совпадени , первый вход которого подключен к выходу приемного регистра , второй вход - к выходу первой линии задержки , а выход соединен с первым входом дополнительного регистра.

f2