SU395995A1 - Устройство передачи телеметрической информации - Google Patents
Устройство передачи телеметрической информацииInfo
- Publication number
- SU395995A1 SU395995A1 SU1652745A SU1652745A SU395995A1 SU 395995 A1 SU395995 A1 SU 395995A1 SU 1652745 A SU1652745 A SU 1652745A SU 1652745 A SU1652745 A SU 1652745A SU 395995 A1 SU395995 A1 SU 395995A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- input
- circuit
- code
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
1
Изобретение относитс к технике передачи дискретной информации и может быть использовано в адаптивных системах радиотелеметрии .
Известны устройства передачи телеметрической информации, содержащие преобразователь аналог-код, выход которого подключен непосредственно к буферному регистру и через управл емый коммутатор ко входам схемы «И, выход которой, в свою очередь, подключен ко входам схемы «НЕ непосредственно и через чейку цам ти, а выход схемы «НЕ подключен к считывающему входу буферного регистра, причем ко входам сброса буферного регистра и чейки пам ти нодключей синхронизатор.
Такие устройства обладают избыточностью, снижающей помехозащищенность передаваемой информации и эффективность использовани каналов св зи.
Цель изобретени - повыщение помехозащищенности передаваемой информации и эффективности использовани каналов св зи.
Это достигаетс тем, что выход буферного регистра подключен ко входам сумматора непосредственно и через последовательно соединенные канальный регистр и инвертирующий блок. Кроме того, к считывающему входу канального регистра подключен выход схемы «НЕ, а выход сумматора подключен к одно2
му входу выходного регистра непосредственно и ко второму входу - через параллельно соединенные инвертор и дополнительную схему «И.
На чертеже изображена функциональна схема предлагаемого устройства.
Устройство содержит буферный регистр /, преобразователь 2 аналог-код, сумматор , канальный регистр 4, линию задержки 5, схему «НЕ 6, синхронизатор 7, инвертирующий блок 8, схему «И 9, выходной регистр 10, инвертор 11, схему «И 12, управл емый коммутатор 13 и чейку пам ти 14.
Буферный регистр / параллельного действи состоит из п разр дов и предназначен дл промеж уточного хранени измеренного значени величины параметра. На вход буферного регистра / поступает п разр дное число из преобразовател 2 аналог-код, а выход его соединен с п разр дными входами сумматора 3 и канального регистра 4. Кроме того, буферный регистр 1 имеет вход считывани , который через линию задержки 5 соединен с выходом схемы «НЕ 6, и вход сброса , на который поступают импульсы с синхронизатора 7. Лпни задерлхки 5 необходима дл временной разв зки входной и выходной информации в канальном регистре 4. Канальный регистр также состоит из п разр дов и предназначен дл хранени величин последнего квантованного уровн , который был передан в канал св зи дл регистрации приемнорегистрирующим комплектом, при этом п разр дный выход канального регистра 4 через инвертирующий блок 8 подсоединен к сумматору 3, а вход считывани подключен на выход схемы «НЕ 6.
Инвертирующий блок 5 имеет инверторов (по числу разр дов числа) и преобразу ет параллельный пр мой код в обратный. Сумматор 3 предназначен дл выполнени операции сложени двух чисел, поступивщих на его вход из буферного регистра / в пр мом коде, а из канального регистра 4 - в обратном. Разность по п цеп м с выхода сумматора 3 поступает на вход схемы «И 9, а знаковый выход сумматора 3 подключен к одному из разр дов выходного регистра 10 непосредственно , а ко второму - через инвертор //. Кроме того, ко второму разр ду выходного регистра подключен выход схемы «И 9. Выходной регистр может быть включен на вход передатчика, автономного регистратора или какого-либо промежуточного накопител информации .
В момент «N+1 измерени аналогова величина измер емого параметра поступает на вход преобразовател 2 аналог-код, а синхронизатор 7 выдает в чейку пам ти J4 импульс считывани .
Из чейки 14 пам ти код («1 или «О) поступает на вход запрета схемы «НЕ 6, а преобразованна в код величина параметра с выхода преобразовател 2 - на вход буферного регистра / (три произвольно выбранных разр да этого преобразовател соединены со входом схемы «И J2). Если на один из входов поступает код «О, то на выходе схемы «И 12 образуетс код «О, который записываетс в чейку пам ти 14. Управл юща команда на выходе схемы «НЕ 6 отсутствует и тактовый импульс с синхронизатора, поступающий на вход сброса буферного регистра 1, возвращает его в исходное состо ние, т. е. все разр ды регистра устанавливаютс в нулевое состо ние.
В момент «N + 2 измерени с выхода чейкн пам ти 14 на вход запрета схемы «НЕ 6 поступает код «О, а на все входы схемы «И 12 код, «I (это происходит, когда измер емый параметр достигает одного из квантованных уровней). На выходе схемы «И 12 также будет код «1, который записываетс в чейку пам ти 14.
В этом случае на выходе схемы «НЕ 6 формируетс управл юща команда (код «1), котора поступает в линию задержки 5 и на вход считывани канального регистра 4. Число из канального регистра 4 через инвертирующий блок 8 в обратном параллельном коде поступает на один их входов сумматора 3, а задерл анна в линии задержки 5 управл юща команда - на вход считывани буферного регистра 1 после окончани переходных процессов в канальном регистре 4. Это число в пр мом параллельном коде записываетс в канальный регистр 4 и на вход сумматора 3. Сумматор 3 выполн ет операцию сложени двух кодов, их разность в виде параллельного обратного кода поступает на вход схемы «И 9, а характеристика знака
разности с выхода знакового разр да в виде
кода «О или «1 - на вход первого разр да
выходного регистра 10 и через инвертор 11-
на вход второго разр да указанного регистра.
Выход схемы «И 9 соедин етс со входом
второго разр да выходного регистра 10. На выходе этой схемы формируетс код «О, если хот бы на один из ее входов поступает код «О. Таким образом, в выходном регистре 10 коды «01, «10, «И могут записыватьс только в том случае, когда измер емый параметр достигает определенного квантованного уровн . ЕСЛИ величина измер емого параметра в момент измерени находитс где-то между двум квантованными уровн ми , то в выходном регистре 10 записываетс код «00.
В момент «N-f.3 измерени с выхода чейки пам ти 14 на вход запрета схемы «НЕ 6 поступает код «1, а с выхода схемы «И 12
код «1. На выходе схемы «НЕ формируетс код «О, и число, которое в этом такте измерени записано в буферном регистре 1, стираетс импульсом сброса. В выходной регистр 10 никака информаци не поступает (код
«00).
Предмет изобретени
Устройство передачи телеметрической информации , содержащее преобразователь аналог-код , выход которого подключен непосредственно к буферному регистру и через управл емый коммутатор - ко входам схемы «И, выход которой, в свою очередь, подключен ко входам схемы «НЕ непосредственно и через чейку пам ти, а выход схемы «НЕ - к считывающему входу буферного регистра, причем ко входам сброса буферного регистра и чейки пам ти подключен синхронизатор,
отличающеес тем, что, с целью повыщени помехозащищенности передаваемой информацни и эффективности использовани каналов св зи, выход буферного регистра подключен ко входам сумматора непосредственно и через последовательно соединенные канальный регистр и инвертирующий блок, кроме того, к считывающему входу канального регистра подключен выход схемы «НЕ, а выход сумлгатора соединен с входом выходного регистра непосредственно и со вторым входом - через параллельно соединенные инвертор и дополнительную схему «И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1652745A SU395995A1 (ru) | 1971-04-19 | 1971-04-19 | Устройство передачи телеметрической информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1652745A SU395995A1 (ru) | 1971-04-19 | 1971-04-19 | Устройство передачи телеметрической информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU395995A1 true SU395995A1 (ru) | 1973-08-28 |
Family
ID=20474120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1652745A SU395995A1 (ru) | 1971-04-19 | 1971-04-19 | Устройство передачи телеметрической информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU395995A1 (ru) |
-
1971
- 1971-04-19 SU SU1652745A patent/SU395995A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU395995A1 (ru) | Устройство передачи телеметрической информации | |
US3376385A (en) | Synchronous transmitter-receiver | |
US3909781A (en) | Method of code conversion of messages | |
JPS6322502B2 (ru) | ||
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
SU559417A1 (ru) | Устройство дл преобразовани сигналов в системах передачи дискретной информации | |
SU432568A1 (ru) | Устройство для управления передачей телеметрической информации | |
SU433491A1 (ru) | УСТРОЙСТВО ДДЯ СОПРЯЖЕНИЯ АППАРАТУРЫ ПЕРЕДАЧИ ДАНШХ С ЕЙЕШНИШ УСТРОЙСТВАМИmil | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU130937A1 (ru) | Способ многократной фазовой манипул ции и устройство дл его осуществлени | |
RU1837348C (ru) | Устройство дл передачи и приема информации | |
SU445993A1 (ru) | Устройство дл синхронизации двоичной линейной рекурентной последовательности | |
SU151227A1 (ru) | Преобразователь угла или перемещени в двоичный код | |
SU517174A1 (ru) | Устройство дл защиты от ошибок | |
SU758251A1 (ru) | Буферное запоминающее устройство 1 | |
SU1169173A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU743028A1 (ru) | Буферное запоминающее устройство | |
SU479105A1 (ru) | Устройство дл сопр жени вычислительной машины с двухпозиционными импульсными датчиками | |
SU690646A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU1420673A1 (ru) | Устройство дл передачи дискретной информации | |
SU369542A1 (ru) | Измеритель серии временных интервалов | |
SU419945A1 (ru) | ||
SU1181154A1 (ru) | Шифратор троичного кода |