[go: up one dir, main page]

SU1767496A1 - Symmetric boolean function computer - Google Patents

Symmetric boolean function computer Download PDF

Info

Publication number
SU1767496A1
SU1767496A1 SU894726397A SU4726397A SU1767496A1 SU 1767496 A1 SU1767496 A1 SU 1767496A1 SU 894726397 A SU894726397 A SU 894726397A SU 4726397 A SU4726397 A SU 4726397A SU 1767496 A1 SU1767496 A1 SU 1767496A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
threshold
symmetric boolean
information
Prior art date
Application number
SU894726397A
Other languages
Russian (ru)
Inventor
Леонид Болеславович Авгуль
Валерий Павлович Супрун
Николай Алексеевич Егоров
Валерий Иванович Костеневич
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Белорусский государственный университет им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны, Белорусский государственный университет им.В.И.Ленина filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU894726397A priority Critical patent/SU1767496A1/en
Application granted granted Critical
Publication of SU1767496A1 publication Critical patent/SU1767496A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике и предназ- начено дл  реализации всех симметрических булевых функций четырех переменных . Цель изобретени  - повышение быстродействи  устройства. Устройство дл  вычислени  симметрических булевых функций содержит четыре элемента ИЛИ 1-4, мажоритарный элемент 5 с порогом два, мажоритарный элемент 6 с порогом три, три элемента И 7-9, элемент 10 запрета, четыре информационных входа 11-14, п ть настроечных входов 15-19 и выход 20. На информационные входы 11-14 поступают двоичные переменные xi, X2, хз, на настроечные входы 15-19 - сигналы настройки Ui, U2, Уз, UA, Us, значени  которых принадлежат множеству {0,1}, на выходе 20 устройства реализуетс  симметрическа  бу- лева  функци  F F(xi, ха, хз, х), определ ема  вектором настройки U (Ui, U2, Us, U4, Us). 1 табл., 1 ил.The invention relates to computing and microelectronics and is intended to implement all the symmetric Boolean functions of four variables. The purpose of the invention is to increase the speed of the device. A device for calculating symmetric Boolean functions contains four elements OR 1–4, a majority element 5 with a threshold of two, a majority element 6 with a threshold of three, three elements AND 7–9, a prohibition element 10, four information inputs 11–14, five tuning inputs 15-19 and output 20. Information variables 11-14 receive binary variables xi, X2, xs, and configuration inputs 15-19 receive tuning signals Ui, U2, Uz, UA, Us, the values of which belong to the set {0,1} , at the output 20 of the device, a symmetric Boolean function FF (xi, xa, xs, x) is realized, defined by The second is the U setting (Ui, U2, Us, U4, Us). 1 tab., 1 Il.

Description

чh

fefe

2020

JJ

Оч ю оOch oo

Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  реализации всех симметрических булевых функций четырех переменных .The invention relates to computing and microelectronics, and is intended to implement all the symmetric Boolean functions of four variables.

Цель изобретени  - повышение быстродействи  устройства дл  вычислени  симметрических булевых функций,The purpose of the invention is to increase the speed of the device for calculating symmetric Boolean functions,

На чертеже представлена схема устройства дл  в числени  симметрических буле- вых функций.The drawing shows a diagram of a device for calculating symmetric Boolean functions.

Устройство содержит четыре элемента ИЛИ 1...4 , мажоритарный элемент 5 с порогом два, мажоритарный элемент 6 с порогом три, три элемента И 7-9, элемент 10 запрета, четыре информационных входа 11-14, п ть настроечных входов 15-19, выход 20.The device contains four elements OR 1 ... 4, the majority element 5 with a threshold of two, the majority element 6 with a threshold of three, three elements AND 7-9, prohibition element 10, four information inputs 11-14, five configuration inputs 15-19 , exit 20.

Устройство дл  вычислени  симметрических булевых функций работает следую- щим образом.A device for calculating symmetric Boolean functions works as follows.

На информационные входы 11...14 поступают двоичные переменные Х1...Х4 соответственно , на настроечные входы 15,..19 - сигналы настройки Ui ,.Us соответственно, значени  которых принадлежат множеству {0,1}. На выходе 20 реализуетс  некотора  симметрическа  булева функци  четырех переменных F F(xi, X2, хз, хз), определ ема  вектором U (Ui, Ua, Us, IM, Us).Binary variables X1 ... X4, respectively, arrive at information inputs 11 ... 14, respectively, and configuration inputs 15, .. 19 are set to Ui, .Us, respectively, whose values belong to the set {0,1}. Output 20 implements a certain symmetric Boolean function of the four variables F F (xi, X2, xs, xs) defined by the vector U (Ui, Ua, Us, IM, Us).

Значени  сигналов настройки Ui... Us и соответствующие им реализуемые устройством симметрические булевы функции приведены в таблице настроек.The values of the tuning signals Ui ... Us and the corresponding symmetric Boolean functions realized by the device are listed in the settings table.

Claims (1)

Формулаизобретени Invention Formula Устройство дл  вычислени  симметрических булевых функций, содержащее мажоритарный элемент с порогом два, три элемента И и четыре элемента ИЛИ, причем 1-й (I 1, 2, 3, 4) информационный вход уст- ройства соединен с i-м входом мажоритарного элемента с порогом два и с i-м входом первого элемента И, первый настроечный вход устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с инверсным выходом второго элемента ИЛИ, первый вход которого соединен с вторым настроечным входом устройства, третий настроечный вход которого соединен с первым входом третьего элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с инверсным выходом третьего элемента ИЛ И, первый вход которого соединен с четвертым настроечным входом устройства , отличающеес  тем, что, с целью повышени  быстродействи  оно содержит мажоритарный элемент с порогом три и элемент запрета, управл ющий вход которого соединен с вторым входом третьего элемента И и выходом мажоритарного элемента с порогом три, i-й вход которого соединен с i-м входом четвертого элемента ИЛИ и i-м информационным входом устройства , п тый настроечный вход которого соединен с первым информационным входом элемента запрета, выход которого соединен с п тым входом первого элемента ИЛИ, инверсный выход которого  вл етс  выходом устройства, инверсный выход четвертого элемента ИЛИ соединен с вторым входом второго элемента И и с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом мажоритарного элемента с порогом два и с вторым информаци- онным входом элемента запрета, инверсный выход первого элемента И соединен с вторым входом третьего элемента ИЛИ и с третьим входом третьего элемента И.A device for calculating symmetric Boolean functions containing a major element with a threshold of two, three elements AND and four elements OR, and the 1st (I 1, 2, 3, 4) information input of the device is connected to the i-th input of the majority element with threshold two and with the i-th input of the first element AND, the first tuning input of the device is connected to the first input of the second element AND whose output is connected to the first input of the first OR element, the second input of which is connected to the inverse output of the second OR element, the first input of which is connected to second n A set-up input of the device, the third configuration input of which is connected to the first input of the third element AND, the output of which is connected to the third input of the first OR element, the fourth input of which is connected to the inverse output of the third IL-element AND, the first input of which is connected to the fourth setting input of the device that, in order to increase speed, it contains a major element with a threshold of three and a prohibition element, the control input of which is connected to the second input of the third element And and the output of the majority element with a threshold of three, the i-th input of which is connected to the i-th input of the fourth element OR, and the i-th information input of the device, the fifth configuration input of which is connected to the first information input of the prohibition element, the output of which is connected to the fifth input of the first element OR, the inverse output of which is the output of the device, the inverse output of the fourth element OR is connected to the second input of the second element AND and to the second input of the second OR element, the third input of which is connected to the output of the majority element with a threshold of two and c the second information input of the prohibition element, the inverse output of the first element AND is connected to the second input of the third element OR and the third input of the third element I. Продолжение таблицыTable continuation
SU894726397A 1989-06-14 1989-06-14 Symmetric boolean function computer SU1767496A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894726397A SU1767496A1 (en) 1989-06-14 1989-06-14 Symmetric boolean function computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894726397A SU1767496A1 (en) 1989-06-14 1989-06-14 Symmetric boolean function computer

Publications (1)

Publication Number Publication Date
SU1767496A1 true SU1767496A1 (en) 1992-10-07

Family

ID=21464522

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894726397A SU1767496A1 (en) 1989-06-14 1989-06-14 Symmetric boolean function computer

Country Status (1)

Country Link
SU (1) SU1767496A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1683001, кл. G 06 F 7/00, 09.01.89. Авторское свидетельство СССР Мг 1684791, кл. G 06 F 7/00, 30,01.89. *

Similar Documents

Publication Publication Date Title
US4233524A (en) Multi-function logic circuit
US4864525A (en) Maximum length shift register sequence generator
SU1767496A1 (en) Symmetric boolean function computer
SU1765818A1 (en) Symmetric boolean function computer
SU1684791A1 (en) Device for computing symmetric boolean functions
SU1196846A1 (en) Polyfunctional logic module
SU1206769A1 (en) Polyfunctional logic module
SU1674105A1 (en) Multifunctional logical module
SU1587489A1 (en) Device for computing symmetric boolean functoions
SU1307453A1 (en) Polyfunctional logic module
SU1683001A1 (en) Symmetrical boolean functions evaluator
SU1587486A1 (en) Device for computing symmetric boolean functions
SU1411730A1 (en) Universal logical module
SU1282112A1 (en) Polyfunctional logic module
SU700864A1 (en) Multifunction module
SU1589267A1 (en) Multifunctional logic module
SU1689943A1 (en) The symmetrical boolean functions evaluator
SU1501034A1 (en) Multiple-function logical module
SU1092491A1 (en) Universal logic module
SU1156059A1 (en) Polyfunctional logic module
RU2018922C1 (en) Multifunctional logic module
SU1282113A1 (en) Universal logic module
SU1478208A1 (en) Device for computing symmetric boolean functions
SU1368872A1 (en) Multifunction logic module
SU1730620A1 (en) Multiinput single-digit adder