SU1711150A1

SU1711150A1 - Inverse value evaluator

Info

Publication number: SU1711150A1
Application number: SU894677997A
Authority: SU
Inventors: Александр Федорович Дохов
Original assignee: А.Ф.Дохоа
Priority date: 1989-03-23
Filing date: 1989-03-23
Publication date: 1992-02-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретени - повышение производительности устройства. Цель достигаетс введением в устройство. Содержащее регистр, умножитель, шифратор начального приближени , первый и второй коммутаторы и сумматор, блока нормализации, сдвигател , третьего и четвертого коммутаторов, а также новых св зей . Устройство осуществл ет вычисление обратной величины по итеративной формуле с использованием двух умножений дл получени 16-разр дного результата. Производительность повышаетс благодар уменьшению числа итерации дл получени результата с требуемой точностью. Дл этого шифратор начального приближени генерирует три коэффициента и два услови инвертировани . 1 ил.. 1 табл.The invention relates to computing and can be used in computer processors. The purpose of the invention is to improve the performance of the device. The goal is achieved by introducing the device. It contains a register, a multiplier, an initial approximation encoder, first and second switches and an adder, a block of normalization, a shifter, third and fourth switches, as well as new connections. The device calculates the reciprocal of the iterative formula using two multiplications to get a 16-bit result. Productivity is enhanced by reducing the number of iterations to obtain a result with the required accuracy. For this, the initial approximation encoder generates three coefficients and two inversion conditions. 1 or 1 tab.

Description

Изобретение относитс к вычислительной технике и может быть использовано в процессорах ЭВМ.The invention relates to computing and can be used in computer processors.

Цель изобретени - повышение производительности устройства.The purpose of the invention is to improve the performance of the device.

На чертеже представлена структурна схема устройства дл вычислени обратнойThe drawing shows a block diagram of a device for calculating the inverse

величины.;Гmagnitude.; r

-Устройство содержит коммутаторы 1-4,, сумматор 5, умножитель 6, шифратор 7 на- чального приближени , входной регистр 8, блок 9 нормализации и сдвигатель 10. Блок- The device contains switches 1-4 ,, adder 5, multiplier 6, encoder 7 initial approximation, input register 8, block 9 normalization and shifter 10. Block

9нормализации содержит информационный выход 11, выход 12 кода величины сдвига , выход 13 старшего разр да, сдвигатель9 normalization contains information output 11, output 12 of the shift magnitude code, output 13 of the most significant bit, shifter

10имеет управл ющий 14 и .информационный 15 входы, входной регистр 8 имеет выход 16; шифратор 7 содержит вход 17 и выходы 18-22. Устройство имеет также управлени , сброса, разрешени записи, вход операнда и выход результата.10 has control 14 and information 15 inputs, input register 8 has output 16; the encoder 7 contains the input 17 and the outputs 18-22. The device also has control, reset, write enable, operand input and result output.

Устройство осуществл ет итеративный алгоритм делени . При этом за счет радиального выбора структуры шифратора начального приближени удаетс число итераций дл получени необходимой точности до 1-2 при 16-32 разр дных операндах .The device implements an iterative division algorithm. In this case, due to the radial choice of the structure of the initial approximation encoder, the number of iterations is obtained to obtain the necessary accuracy of 1–2 with 16–32-bit operands.

Устройство осуществл ет вычисление по формулеThe device performs the calculation by the formula

-i (Ki + K2-C)C + R.-i (Ki + K2-C) C + R.

V- V-

где С - исходный операнд;,where C is the source operand ;,

Ki, «2, R - коэффициенты, формируемыеKi, "2, R - coefficients formed

шифратором начального приближени . В зависимости от значени С или вс encoder initial approximation. Depending on the value of C or Sun

величина - и/или С перед умножением наvalue - and / or C before multiplying by

v v

(Ki + Кг-С) инвертируетс .(Ki + Cg-C) is inverted.

сл оsl o

Устройство работает следующим образом .The device works as follows.

На его вход 26 поступает целое число (дл примера рассмотрим 16-разр дные числа), которое запоминаетс в регистре 8 по сигналу на входе 25 разрешени записи. Далее входной операнд поступает в блок 9 нормализации, где сдвигаетс в сторону старших разр дов до по влени 1 на выходе 13 старшего разр да. Код величины сдвига запоминани передаетс на выход 13 дл последующей денормализации в сдвигателе 10. 15-разр дный нормализованный операнд С поступает в шифратор 7 и на коммутатор 2. При единичном потенциале на входе 23 осуществл етс вычисление (Кг -C+Ki), а при нулевом - второе умножение полученного результата на С и добавле- ние R. Выходы 19 и 20 шифратора определ ют необходимость инвертировани С при втором умножении и общего инвертировани результата при его передаче с выхода сумматора 5 через коммутатор 4 в сдвигатель 10, Старший разр де выхода 13 приформировываетс к полученному результату на коммутаторе 4.Its input 26 receives an integer (for example, consider 16-bit numbers), which is stored in register 8 by the signal at input 25 of the recording resolution. Next, the input operand enters normalization block 9, where it is shifted towards the higher bits until appearance 1 at the output 13 of the high bit. The code of the shift memory value is transmitted to output 13 for subsequent denormalization in the shifter 10. The 15-bit normalized operand C enters the encoder 7 and to the switch 2. With a single potential at input 23, the calculation is performed (Kg -C + Ki), and zero — the second multiplication of the result obtained by C and adding R. The outputs of the encoder 19 and 20 determine the need for inverting C during the second multiplication and general inverting the result when it is transmitted from the output of adder 5 through switch 4 to shifter 10, Senior Bit output and 13 is formed to the result obtained on switch 4.

Шифратор 7 начального приближени построен на базе ПЗУ. Дл 16-разр дных операндов он имеет 7-разр дный вход 17. Шифратор построен в соответствии с таблицей . Он осуществл ет шифрацию величин Ki, K2, R и условий инвертировани в зависимости от принадлежности входного кода соответствующей зоне (всего 19 зон).The encoder 7 initial approximation is based on the ROM. For 16-bit operands, it has a 7-bit input 17. The encoder is constructed in accordance with the table. It encrypts the values Ki, K2, R and the inversion conditions depending on the belonging of the input code to the corresponding zone (19 zones in total).

Пример. Пусть С 0000101010010111, 010100101110000 - на выходе 11 блока нормализации, 0101001 - на входе 17 шифратора 7.Example. Let C 0000101010010111, 010100101110000 - at the output 11 of the normalization block, 0101001 - at the input 17 of the encoder 7.

Согласно таблице входной код на входе 17 попадает в зону Ng, т.е. Ng - ближайшее большее число; тогда на выходе 19- 1, на выходе , величины4 Ki, Ка, и R будут соответственно 0,101111111010010011001 ; 0.000 000 0000 Об ОО 10 001 00 000-11: 111111111Ш110.According to the table, the input code at input 17 falls into the Ng zone, i.e. Ng - the nearest larger number; then, at output 19-1, at output, the values4 Ki, Ka, and R will be respectively 0.101111111010010011001; 0.000 000 0000 About OO 10 001 00 000-11: 111111111Ш110.

По 1 на входе устройства инверси нормализованного С без старшего разр да через третий инверсный вход второго коммутатора проходит на второй вход умножител и умножаетс на Ка.At 1, at the input of the device, the inversion normalized C, without the most significant bit, passes through the third inverse of the second switch to the second input of the multiplier and is multiplied by Ka.

Результат +0,11000011001011011111 001011 суммируетс с Ki и с выхода сумматора 1,10000.010110100101011101011 поступает на второй вход первого коммутатора, до прихода О, на вход устройства.The result +0.11000011001011011111 001011 is summed from Ki and from the output of the adder 1,10000.010110100101010101011 goes to the second input of the first switch, before O arrives, to the input of the device.

Далее 010100101110000, нормализованное С в пр мом коде, через первый вход второго коммутатора проходит на второй вход умножител и умножаетс наFurther, 010100101110000, normalized C in the forward code, passes through the first input of the second switch to the second input of the multiplier and multiplies by

1,10000010110100101011101011 с выхода коммутатора 1.1,10000010110100101011101011 from the output of the switch 1.

Далее результат суммируетс с величиной R, инвертируетс на коммутаторе 4 иThe result is then summed with R, inverted at switch 4, and

объедин етс С 1 в старшем разр де. Полученный результат 0,1100000101100101 поступает на сдвигатель. где сдвигаетс на 11 разр дов. Окончательно получаетс результат 1/С 0,000000000001100000101100101combines C1 in the highest order. The result of 0.1100000101100101 goes to the shifter. where is shifted by 11 bits. The final result is 1 / С 0.000000000001100000101100101

на выходе устройства.at the output of the device.

Claims

Claims An apparatus for calculating a reciprocal value comprising an input register

the multiplier, the initial approximation encoder, the first and second switches and the adder, with the outputs of the first and second switches connected to the first and second inputs of the multiplier, respectively,

the first information input of the first switch is connected to the first output of the initial approximation encoder, the input of the input register is connected to the input of the operand of the device, distinguishing it with

that, in order to improve performance, the device additionally contains a normalization unit, a shifter, the third and fourth switches, with the output register input connected to the input of the normalization unit, whose information output bits, besides the high bit, are connected to the corresponding bits of the initial approximation encoder input and also with the bits of the first direct, second and third inverse information inputs of the second switch, the first and second control inputs of which are connected respectively to V the first and third outputs of the initial approximation encoder, the third control input of the second switch is connected to the control input of the device, the first and second inverse strobe inputs of the second switch are connected to the control input of the device, with the first direct and second inverse control inputs of the first and third switches and also with the first and second inverse gate inputs of the fourth switch, the third and fourth gate inputs of which are connected to the output of the higher bit of the normalization unit, one multiplier is connected to the first input of the adder, the second input of which is connected to

the output of the third switch, the information inputs of which are connected to the fourth and fifth outputs of the initial approximation encoder, the output of the adder is connected to the second information input of the first switch and the first forward and second inverse information inputs of the fourth switch, the control inputs of which are connected respectively to the second and third the outputs of the initial proximity encoder, the output of the fourth switch is connected to the information input of the shifter, the control input of which is connected to the output of the code elichiny shift normalization unit, an output shifter is the output of the result, the input register reset input is connected to the reset input of the device, and input register write enable input - to the input of the recording device resolution.

0,0000000000001101111100011Kg

000000000000000, R

000110000000000, Я3

0,010111.011001 J00.11001K,

0,00000000000011001110100111Kg

111111111111111, R

001000100000000, N h

0,0111001101001100110101K,

0,00000000000011000100001К

111111111111111,: R

001010100000000, N50, 1000011001101011011011Kj

0,000000000000001011011010101К2

111111111111111, R

001101000000000, N6

0.100110.0010100111100011К1 0.0000000000000010101011001101, K2

111111111111111, R

001111100000000, N7

0.1010011001110011111101k, 0, 0000000000000010100010000111К2

000000000000000, R

010000110000000, „.Ng

0.10 11001110116011101K4

0,00000000000010011001К 2

111111111111111, R

010100000000000, K ,,

0.101111111010010011001K,

0,00000000000000100100000101K2

111111111111110, R

010110100000000, NW

0.11001010001011110011Kf

0,000000000000100010000011K4

111111111111111, -.

011001000000000, -NM

0.1101000101111111001101K,

0

„„ ... iQB2a9 {$ St S-§§2H KL.

tg s

0,000000000000000000100011K2

pooooooooooodoo, R

011010.100600101, N-, 401

0,011010110010100010011Kf

0,000060000000000011111100001kg

000000000000000.12

011100000000000, N «01

0, .011011Q1111001111101111Kf

0.0006000000000011110010011Kz

o.ooooobooooooo, R

011110000000000, NH01

0,01110001001.11010011011k.

0,00000000000000111001011111K,

111111111111111:, R

100001000000000, N45 0 1

0,01110101000001000100011R "

0,000000000000001101011001Kg

11P11111111111, R100101000000000, 0 - 1

0,01111001000000110101011Kr

0,000000000000001100001101K2

111111111111111, R

101010000000000, --.- NJT 0 1

O. O111110000111100100111K7

0,00000000000000001011000010011 K4 111111111111110, R

1100000000000000, Ntf 0 1

0,011111101101. K4

0,00000000000000100111K2

111111111111111, R.

1110000000000, Nw. 0 1

0.1K4

0,0000000000000010001001Ka

000000000000000, R