SU1691965A1 - Устройство дл передачи информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи. Его использование в составе сетевых контроллеров дл  построени  локальных сетей передачи информации позвол ет повысить быстродействие . Устройство содержит счетчик 2 импульсов, сдвиговой регистр 4, группу 6 элементов И, сумматор 8 по модулю два, узел 9 передачи и узел 10 приема. Благодар  введению узла 1 управлени , блока 3 оперативной пам ти, коммутатора 5, элемента ИЛИ 7 и источника 11 посто нного кода, в устройстве обеспечиваетс  повторна  передача по запросу при наличии ошибок на приемной стороне не всего блока кодовых слов, а лишь тех слов из блока, которые были переданы ошибочно. 1 з.п. ф-лы, 3 ил.

Description

12

О

о

Os

ел

Изобретение относитс  к вычислительной технике и технике св зи и может быть использовано в cociaee сетевых контролле- рор «л  пост розни /шкальных сетей передачи информации.

Цель i o jpeienun - повышение быстро- (Пействит

h1) г,мг 1 приведена функциональна  схеМ Т. предлагаемого устройства; на фиг. 2 - функциональна  схема узла управлени ; на фиг. П - роемепчые диаграммы работы устройства,

В ouHOBt; работы устройства лежит следующий алгоритм.

При формирос ии блока информационных и.о, подлежащих передаче по линии , опн воанрнпо формируют началь- 1й лектор ошибок, -пело разр дов которого равно числу информационных слов в Олоке, а содержимому каждого разр да при- гвзива от, нчппимер, значение логической единицы. Наличие логической единицы в разр де вектора ошибок  вл етс  признаком передачи соответствующего информационного слоэа. На приемной стороне контролируют каждое информационное слово из принимаемого блока на наличие С ч бок и формируют ответный вектор оши- C iK v. -зм АО J. f i1- i разр дов, причем в a jv-vi , о,в iHoro вектора ошибок, соотосгстоу щпл {.оавкльно прин тому ин- Ьормашюипс лу z vy занос т значение логической , а в каждый разр д, СООТВЕТСТВУЮЩИЙ ошибочно прин тому ин- форыац инночу ьлову - значение логического нул . Передают ответный вектор ошибок по линии св зи в обратном направлении . На передающей стороне прин тый ответный в е кто о ошибок последовательно юразр дис сд ммируют по модулю два с н ,- «-альчым сектором ошибок. Результирующий иектоо ошибок управл ет повторили передачей блока информационных слов та- KMivf образом, ч го передаче подлежат только 1(з елопа, дл  четном соответствующий раз- о д р9ч ,,тирующего вектора ошибок со- огическую единицу. Таким о разогл. ПОСТ-DUO передаютс  только те ь ова ил блока которые ранее были прин ты С СН ШОКГ МИ

Устройство со, узел 1 управле- t  . ,4-3i 2 ifMnyrscoB, блок 3 оперэтив- мой там ти сдзиговый pei истр 4, fOMMyraioo 5 ipyniy б элементов И, эле- м иг1/ЛИ7 сумматор 8 по модулю дв,ч узел 9  ьос.ца1 м, 3еп 10 и источник 11 ГУЛОЯМНОГО ода. На фи 1 обо точены i;;i4S 2 ь поччиг  и i ч)рм зцин и ли ПЯ 3 ЯЗИ.

Узел 1 управлени  может быть выполнен (фиг. 2) на первом и втором буферных регистрах 14 и 15, счетчике 16 импульсов, блоке 17 посто нной пам ти, генераторе 18

тактовых импульсов и элементе 19 задержки . На фиг. 2 обозначены первый-четвертый входы 20-23 и первый-п тый выходы 24-28 узла 1 управлени .

Коммутатор 5 может быть реализован

0 на двух ключевых элементах, управл емых по отдельности.

Узел 9 передачи и узел 10 приема могут быть такими же, как в прототипе.

На фиг, 3 обозначены следующие сигна5 лы:

а-д - микрокоманды на первом-п том выходах 24-28 узла 1 управлени  соответственно;

е - сигнал на выходе счетчика 2 импуль0 сов;

ж - сигнал на первом выходе узла 10 приема.

Устройство передачи информации работает следующим образом.

5Начало работы устройства определ ет

источник информации, в качестве которого может быть использована, например, ЭВМ. Система ожидает команду Пуск на входе 23 узла 1 управлени , при по влении кото0 рой в узел 1 управлени  записываетс  командное слово, После дешифрации командного слова узел 1 управлени  на третьем выходе 26 вырабатывает микрокоманду , по которой происходит запись с ши5 ны 12 блока информационных слов в блок 3 оперативной пам ти и одновременно во все разр ды сдвигового регистра 4 записываетс  одинаковое содержимое, например логические единицы от источника 11

О посто нного кода. Затем узел 1 управлени  вырабатывает микрокоманды на выходах 24 и 28. По микрокоманде с выхода 24 выход сдвигового регистра 4 через первый выход коммутатора 5 подключаетс  к входу группы

5 6 элементов И и блок 3 переходит в режим Чтение. По микрокоманде с выхода 28 начинаетс  поразр дное выталкивание содержимого сдвигового регистра 4. При этом группа 6 элементов И при наличии логиче0 ской единицы на своем втором (управл ющем ) входе пропускает считываемое из блока 3 информационное слово на вход узла 9 передачи, Узел 9 передачи принимает информационное слово из блока 3 по микроко5 манде с выхода 27 узла 1, преобразует и передает в линию 13 св зи. Одновременно происходит регенераци  содержимого сдвигового регистра 4 и добавл етс  единица в счетчик 2. Прием информационных слов из блока 3 оперативкой пам ти гтрекращаетс  по заполнении счетчика 2 настроенного на число разр дов сдвигового регистра 4.

После преобразовани  и передачи блока информационных слов в линию 13 св зи устройство ожидает приема Далее узел 10 приема принимает из линии 13 св зи сформированный на приемной стороне ответный вектор ошибок и выдает со своего первого выхода на вход 21 узла 1 управлени  сигнал, подтверждающий окончание приема. Узел 1 управлени  вырабатывает микрокоманды на выходах 25 и 28. По микрокоманде с выхода 25 выход сдвигового регистра 4 подключаетс  через второй выход коммутатора 5 к первому входу сумматора 8, второй вы- ход узла 10 приема подключаетс  к второму входу сумматора 8 по модулю два и разрешаетс  операци  суммировани . Микрокоманда с выхода 28 описана выше. Происходит операци  суммировани  по мо- дулю два соответствующих разр дов начального и ответного векторов ошибок в сумматоре 8. Результат суммировани  (результирующий вектор ошибок) через элемент ИЛИ 7 записываетс  последовательно в сдвиговый регистр 4.

Если содержимое сдвигового регистра А после суммировани  представл ет собой нули во всех разр дах, что соответствует отсутствию ошибок в переданных словах, то цикл передачи заканчиваетс . Если хот  бы в одном разр де есть логическа  единица, то цикл передачи продолжаетс  (вырабатываютс  микрокоманды на выходах 24 и 28 и далее происходит k-ак описано выше).

Например, необходимо передать блок из 16 информационных 16-разр дных слов. Начальный вектор ошибок имеет вид 1111111111111111. При приеме обнаружены ошибки в 5, 8 и 13 информационных словах. Ответный вектор ошибок имеет вид 11110110111 10111. На передающей стороне после приема ответного вектора ошибок и поразр дного суммировани  с начальным вектором ошибок получаетс  результирую- ший вектор ошибок в виде

1111111111111111

1111011011110111

0000100100001000

Таким образом, при повторной переда- че будут переданы только 5, 8 и 13 информа- ционные слова, дл  которых соответствующие разр ды результирующего вектора ошибок сохранили первоначальное содержимое, т.е. логические единицы. Тем самым исключаетс  необходимость а повторной передаче всех кодовых слов блока , благодар  чему и повышаетс  быстродействие устройства.

Claims (2)

1.Устройство дл  передачи информации , содержащее узел передачи ьыход которого объединен с информационным входом узла приема и подключен к линии св зи, сумматор по модупю два. сдвиговый регистр, счетчик импульсов и группу элементов И, отличающеес  тем, что. с целью повышени  быстродействи , в устройство введены блок оперативной пам ти, источник посто нного кода, коммутатор, элемент ИЛИ и узел управлени , первые входы которого объединены с соответствующими информационными входами блока оперативной пам ти и подключены к шине источника информации, выходы блока оперативной пам ти подключены к первым входам группы элементов И, выходы которой соединены с информационными входами узла передачи, первый и второй выходы узла приема подключены соответственно к второму входу узла управлени  и первому входу сумматора по модулю два, которого соединен с первым входом элемента ИЛИ, выход которого подключен к информационному входу сдвигового регистра, выходы источника посто нного кода соединены с установочными входами сдвигового регистра , выход которого подключен к информационному входу коммутатооа, первый выход которого соединен с вторыми входами группы элементов И и элемента ИЛИ и входом счетчика импульсов, выход которого под- клюиен к третьему входу узла управлени , первый выход которого соединен с вхсцом разрешени  чтени  блока оперативной пам ти и первым управл ющим входом коммутатора , второй выход которого подключен к второму входу сумматора по модулю дс,а второй выход узла управлени  соединен с вторым управл ющим входом коммутатора и управл ющим входом зла пр(иема, третий выход узла управлени  подключен к входам разрешени  записи блока оперативной пам ти и сдвигового регистра, четвертый и п тый выходы узла управлени  соединены соответственно с управл ющим входом узла передачи и тактовым входом сдвигового регистра, четвертый вход узла управлени  подключен к шине источника информации.

2.Устройство по п. 1, отличающее- с   тем, что узел управлени  содержит первый и второй буферные регистры, счетчик импульсов, блок посто нной пам ти, генератор тактовых импульсов и элемент задержки , информационные вчоды первого буферного регистра  вл ютс  первыми входами узла, выходы первого буферного регистра соединены с установочными входами счетчика импульсов, вход разрешени  и

вход запрета генератора тактовых импульсов  вл ютс  соответственно вторым и третьим входами узла, выход генератора тактовых импульсов непосредственно ч через элемент задержки подключен сгтвет- ственно к счетному входу импульсов и управл ющему входу второго буферного регистра, выходы счетчика импульсов соединены с адресными входами

Т

22

Q

6 в

г

д е

ж

Передача

блока посто нной пам ти, управл ющий вход которого обьединен с управл ющими входами первого буферного регистра и генератора тактовых импульсов и  вл етс  четвертым входом узла, выходы блока посто нной пам ти подключены к информационным входам второго буферного регистра, первый-п тый выходы которого  вл ютс  одноименными выходами узла,

Фиг.2

ч г у 1 ч Ц 15 26 27 28

ii