SU1621164A1 - Многофункциональный логический модуль - Google Patents
Многофункциональный логический модуль Download PDFInfo
- Publication number
- SU1621164A1 SU1621164A1 SU884412661A SU4412661A SU1621164A1 SU 1621164 A1 SU1621164 A1 SU 1621164A1 SU 884412661 A SU884412661 A SU 884412661A SU 4412661 A SU4412661 A SU 4412661A SU 1621164 A1 SU1621164 A1 SU 1621164A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- module
- output
- transistors
- transistor
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной техннике и микроэлектронике и предназначено дл построени устройств цифровой обработки данных. Цель изобретени - повышение быстродействи модул . Модуль содержит два элемента И 1 и 2, элемент ИЛИ 3, два элемента НЕ 4 и 5, три входа 6-8 и два выхода 9 и 10. В зависимости от входных сигналов, принадлежащих множеству {0.1.Х1.Х2 }, модуль позвол ет реализовать все функции от двух переменных . 2 ил, 1 табл.
Description
9 о
Ю
Фиг.1
Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл построени устройств цифровой обработки данных.
Целью изобретени вл етс повыше- ние быстродействи модул .
На фиг.1 показана функциональна схема многофункционального логического модул ; на фиг 2 - принципиальна электрическа схема многофункционального ло- гического модул , построенна на вентил х ЭСЛ-типа.
Многофункциональный логический модуль (фиг.1) содержит два элемента И 1 и 2, элемент ИЛИ 3, два элемента НЕ 4 и 5, три входа 6-8 и два выхода 9 и 10.
Многофункциональный логический модуль , построенный на вентил х ЭСЛ-типа (фиг 2), содержит восемь транзисторов 11- 18, два резистора 19 и 20, три источника 21-23 тока, два источника 24 и 25 опорного напр жени .
Многофункциональный логический модуль работает следующим образом
На входы 6-8 подаютс управл ющие сигналы и информационные переменные, на выходах 9 и 10 реализуютс все функции от двух переменных. Реализуемые функции на выходах 9 и 10 модул от значени сигналов на его входах 6-8 представпены е таб- лице настроек
Claims (1)
- Формула изобретени Многофункциональный логический модуль , содержащий два элемента И, два эле- мента НЕ и элемент ИЛИ, причем первый вход первого элемента И соединен с первым входом модул , второй вход которого соединен с вторым входом первого элемента И и входом первого элемента НЕ выходП римечание Знаком X обозначено безразличное состо ние нг входе мгду икоторого соединен с первым входом второго эпемента И, выход которого соединен с первым входом элемента ИЛИ, пр мой выход которого соединен с первым выходом модул , второй выход которого соединен с инверсным выходом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, отличающийс тем, что, с целью повышени быстродействи , третий вход модул соединен с входом второго элемента НЕ, выход которого соединен с вторым входом второго элемента И, модуль, реализованный на вентил х ЭСЛ типа, содержит восемь транзисторов и два резистора, причем эмиттеры первого и вто- рого транзисторов соединены с первым источником тока, коллектор первого тран- зис ора соединен с эмиттерами третьего и четвертого транзисторов база четвертого транзистора соединена с первым источником опорного напр жени и базой п того транзистора, эмитгер которого соединен с эмиттером шестого транзистора и ко ллекто- ром второго транзистора, база которого соединена с вторым источником опорного напр жени , первый выход модул соединен с вторым источником тока и эмиттером седьмого грензистор база которого соединена с коллектором третьего и п того транзисторов и через первый резкстор - с коллекторами седьмого и осьмого транзисторов, база последнею из которых соединена с коллекторами четвертого и шестого транзисторов и через в юрой резистор - с коллекторами седьмого и восьмого транзисторов, первь й, второй и третий входы модул соединены соответственно с базой третьего, первого и шестого транзисторов, эмиттер восьмого транзистора соединен с третьим источником тока и вторым выходом модул .222/23Фиг. 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884412661A SU1621164A1 (ru) | 1988-04-20 | 1988-04-20 | Многофункциональный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884412661A SU1621164A1 (ru) | 1988-04-20 | 1988-04-20 | Многофункциональный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1621164A1 true SU1621164A1 (ru) | 1991-01-15 |
Family
ID=21369691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884412661A SU1621164A1 (ru) | 1988-04-20 | 1988-04-20 | Многофункциональный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1621164A1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2506695C1 (ru) * | 2012-09-13 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов |
RU2725149C1 (ru) * | 2020-03-02 | 2020-06-30 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент правого циклического сдвига |
RU2776031C1 (ru) * | 2021-12-21 | 2022-07-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент левого циклического сдвига |
-
1988
- 1988-04-20 SU SU884412661A patent/SU1621164A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1213537.кл. Н 03 К 19/00,1984 Авторское свидетельство СССР № 1274148, кл. Н 03 К 19/017. 1985 Авторское свидетельство СССР № 915073, кл. G 06 F 7/00, 1980. * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2506695C1 (ru) * | 2012-09-13 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов |
RU2725149C1 (ru) * | 2020-03-02 | 2020-06-30 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент правого циклического сдвига |
RU2776031C1 (ru) * | 2021-12-21 | 2022-07-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент левого циклического сдвига |
RU2777029C1 (ru) * | 2021-12-21 | 2022-08-01 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый троичный триггер |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4233524A (en) | Multi-function logic circuit | |
US4041326A (en) | High speed complementary output exclusive OR/NOR circuit | |
US4714841A (en) | Double-sided logic input differential switch | |
US4605871A (en) | Inverter function logic gate | |
US3351782A (en) | Multiple emitter transistorized logic circuitry | |
US3925651A (en) | Current mode arithmetic logic array | |
EP0111262A2 (en) | Output multiplexer having one gate delay | |
SU1621164A1 (ru) | Многофункциональный логический модуль | |
JPS60247733A (ja) | 論理演算回路 | |
US5485110A (en) | ECL differential multiplexing circuit | |
GB2076245A (en) | Emitter-coupled logic circuits | |
US5250860A (en) | Three-level cascode differential current switch | |
EP0119929B1 (en) | Ttl output stage | |
US3628000A (en) | Data handling devices for radix {37 n{30 2{38 {0 operation | |
JPH01318319A (ja) | 論理ゲート | |
US4277698A (en) | Delay type flip-flop | |
JPH0362614A (ja) | 変換回路と変換方法 | |
US4743781A (en) | Dotting circuit with inhibit function | |
US3471713A (en) | High-speed logic module having parallel inputs,direct emitter feed to a coupling stage and a grounded base output | |
SU900454A1 (ru) | Цифрова полупроводникова интегральна схема с трем состо ни ми на выходе | |
JP2796299B2 (ja) | 半導体装置 | |
US4034198A (en) | Multiple generating register | |
SU790333A1 (ru) | Интегральный логический элемент и-не | |
SU1580441A1 (ru) | Усилитель считывани | |
JP2672969B2 (ja) | Ecl回路 |