SU1541629A1 - Функциональный преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении быстродействующих специализированных устройств и систем управлени  технологическими процессами. Целью изобретени   вл етс  расширение области применени  за счет возможности вычислени  значений функции между узлами аппроксимации. Функциональный преобразователь содержит три коммутатора, два регистра сдвига, три сумматора, три регистра, блок управлени , который содержит переключатель, два триггера, формирователь и генератор импульсов, два элемента задержки, п ть элементов И, четыре элемента ИЛИ и регистр сдвига. Устройство обеспечивает вычисление функциональных зависимостей как таблично заданных, так и при непрерывно мен ющемс  шаге таблицы. 1 з.п.ф-лы, 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использо- .вано при построении быстродействующих специализированных устройств и систем управлени  технологическими процессами .

Целью изобретени   вл етс  расширение области применени  за счет возможности вычислени  значений функции между узлами аппроксимации.

На фиг.1 представлена блок-схема преобразовател ; на фиг.2 - схема блока управлени .

Преобразователь содержит регистры 1-3, блок 4 пам ти, сумматоры 5- 7, блок 8 управлени , регистры 9 и 10 сдвига и коммутаторы 11-13.

Блок 8 управлени  содержит переключатель 14, триггеры 15 и 16, формирователь 17 и генератор 18 импульсов , элементы 19 и 20 задержки, элементы И 21-25, элементы ИЛИ 26-29 и регистр 30 сдвига.

Преобразователь работает следующим

образом.

Сигнал, определ ющий начало цикла вычислений, по выходу Пуск поступает на формирователь 17 блока 8 управлени . Кроме того, по сигналу Пуск с помощью переключател  14 фиксируетс  режим вычислений и устанавливаетс  в соответствующее состо ние триггер 16, формирователь 17 вырабатывает стандартный импульс, который поступает на первый выход блока 8 управлени  и обеспечивает обнуление первого, второго и третьего сумматоров 5-7, занесение значений аргуменсд

Ј

О ГО

со

та X в первый регистр 1, приращение аргумента во второй регистр 2, а также единицы в старший разр д первого дополнительного регистра 9 сдвига . Сигнал с выхода формировател  17, кроме того, задерживаетс  элементом 19 задержки на интервал времени, несколько превышающий длительность импульса, формируемого формирователем 17. Таким образом, импульс, про вл ющийс  на выходе элемента 19 задержки , обеспечивает переключение триггера 15 в единичное состо ние, а также1занесение исходной информации . Так, если триггер 16 установлен в единичное состо ние, что соответствует режиму вычислени  с данными , хранимыми в блоке 4 (элементИ21 закрыт), в регистр 10 сдвига занос тс  младшие разр ды аргумента X. Выбираемые с блока 4 по адресу, определ емому старшими разр дами регистра 1, значение функции и приращение функции через коммутаторы 13 и 12 занос тс  в сумматор 6 и регистр 3 соответственно. Если триггер 16 установлен в нулевое состо ние, что соответствует режиму вычислени  с данными, поступающими извне в устройство (элемент И 21 открыт), в регистр 10 сдвига занос тс  младшие разр ды аргумента, а значение функции приращение функции чере% коммутаторы 13 и 12 занос тс  в сумматор 6 к регистр 3 соответственно. Далее начинаетс  основной цикл вычислений. Импульс с выхода элемента 19 задержки поступает через элемент ИЛИ27 на вход регистра 30 сдвига, обеспечива  запись единицы в его младший разр д. Импульсы с выхода генератора 18 импульсов начинают поступать через открытый элемент И 24 на вход регистра 30 сдвига, обеспечива  продвижение единицы по всем его разр дам. Первый из сигналов, формируемый на первом выходе регистра 30 сдвига, поступает на управл ющий вход регистра 10 сдвига, обеспечива  сдвиг значени  младших разр дов на разр д влево с целью анализа очередного разр да .

На сумматоре 5 формируетс  величина так называемой оценочной функции F, знак которой определ ет пор док вычислени  приращени  функции uY от заданного значени  аргумента X. При

0

5

0

5

0

5

0

5

0

этом преобразователь работает следующим образом.

Если старший разр д X Ъ...г-1 равен единице, то через коммутатор 11 на входы сумматора 5 поступает код величины Д и при наличии сигнала с п того выхода блока 8 управлени  обеспечиваетс  вычитание этой величины из содержимого сумматора 5: . В противном случае элемент И 25 закрыт и операци  вычитани  не производитс  .

Далее анализируетс  знак оценочной функции. Если , то сигнал со старшего разр да сумматора 5 открывает элемент И 22, на второй вход которого поступает импульс с третьего выхода регистра 30 сдвига через элемент ИЛИ 29. Сигнал с выхода элемента И 22 подаетс  на входы управлени  сложением сумматоров 5 и 7, обеспечива  выполнение операций подсумми- ровани  к содержимому этих сумматоров содержимого регистра 2 и регистра 9 сдвига соответственно, т.е. F F+bX; .

В случае, если , то сигнал низкого уровн  с выхода старшего разр да сумматора 5 открывает по инверсному входу элемент И 23 и сигнал с третьего выхода регистра 30 сдвига поступает на входы управлени  вычитанием сумматоров 5 и 7, обеспечива  выполнение операций вычитани . При этом в сумматорах формируютс  результаты: F F-&X; .

Если после выполнени  указанных операций знак оценочной функции оказываетс  отрицательным, что соответствует наличию сигнала высокого уровн  на втором входе блока 8 управлени , то импульс с четвертого выхода регистра 30 сдвига,, проход  через открытый элемент И 22, поступает на входы управлени  сложением сумматоров 5 и 7, осуществл   еще раз указанные операции суммировани .

Импульс с п того выхода регистра 30 сдвига поступает на вход регистра 9 сдвига и осуществл ет сдвиг его содержимого вправо на разр д. Формируема  таким образом в регистре 9 величина шага Н.служит дл  определени  очередного приращени  функции и фиксации момента окончани  вычислени . Регистр 9 сдвига имеет один дополнительный младший разр д. Наличие единицы в этом разр де свидетельст5

вует о равенстве , а следовательно , о завершении вычислений. При этом сигнал с младшего разр да регистра 9 сдвига поступает через элемент ИЛИ 26 на триггер 15, устанавлива  его в нулевое состо ние. Кроме того, этот сигнал обеспечивает подсуммирование к содержимому сумматора 6 результата, содержащегос  в сумматоре 7, т.е. . На этом вычисление заканчиваетс , а результат вычислени  значени  функции f снимаетс  с выходов сумматора 6. В противном случае регистр 30 сдвига продолжает работать, и импульс, формируемый на его шестом выходе, поступает на вход сумматора 5, обеспечива  сдвиг его содержимого на р з- р д влево, т.е. , 2. Кроме того, импульс с шестого выхода регистра 30 сдвига через элемент 20 задержки и элемент ИЛИ 27 поступает на вход регистра 30 сдвига, обеспечива  запись единицы в его младший разр д.

Далее весь основной цикл вычислений повтор етс  до получени  равенства .

Claims (2)

1. Функциональный преобразователь , содержащий три регистра, три сумматора, блок пам ти и блок управлени , причем вход аргумента преобразовател  соединен с информационным входом первого регистра, выход старших разр дов которого соединен с адресным входом блока пам ти, вход приращени  аргумента преобразовател  соединен с информационным входом второго регистра, первый выход блока управлени  соединен с входами разрешни  записи первого и второго регистров и входами установки в О с первого по третий сумматоров, второй выход блока управлени  соединен с вхдом синхронизации третьего регистра и входом разрешени  записи второго сумматора, третий выход блока управлени  соединен с входами разрешени  суммировани  первого и третьего сумматоров , четвертый выход блока управлени  соединен с входом разрешени  вычитани  третьего сумматора, п тый выход блока управлени  соединен с входом разрешени  вычитани  первого сумматора, шестой выход блока управлени  соединен с входом сдвига первого сумматора, выход третьего сум

10

15

20

25

5/ 16296

матора соединен с входом первого слагаемого второго сумматора, выход которого соединен с выходом преобразовател , отличающийс  тем, что, с целью расширени  области применени  за счет возможности вычислени  значений функции между узлами аппроксимации , в него введены три коммутатора и два регистра сдвига, причем выход второго регистра соединен с первым информационным входом первого коммутатора , второй информационный вход которого соединен с выходом третьего регистра , информационный вход которого соединен с выходом второго коммутатора , первый и второй информационные входы которого соединены соответственно с выходом первой группы разр дов блока пам ти и входом приращени  функции преобразовател , выход второй группы разр дов блока пам ти соединен с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с входом функции преобразовател , выход первого коммутатора соединен с информационным входом первого сумматора, выход третьего коммутатора соединен с входом второго слагаемого второго сумматора, вход разрешени  суммировани  которого соединен с выходом младшего разр да первого регистра сдвига и первым входом блока управлени , второй вход которого соединен с выходом старшего разр да первого сумматора, выход старшего разр да второго регистра сдвига соединен с третьим входом блока управлени , первый выход которого соединен с входом записи единицы в старший разр д первого регистра сдвига, вход разрешени  сдвига и выход которого соединены соответственно с седьмым выходом блока управлени  и информационным входом третьего сумматора, выход младших разр дов первого регистра соединен с информационным входом второго регистра сдвига, входы разрешени  записи и разрешени  сдвига которого соединены соответственно с вторым и восьмым выходами блока управлени , дев тый выход которого соединен с управл ющими входами второго и третьего коммутаторов, дес тый, 55 выход блока управлени  соединен с управл ющим входом первого коммутатора.

2. Преобразователь по п.1, о т - личающийс  тем, что блок управлени  содержит формирователь им30

35

40

45

50

пульсов, генератор импульсов, переключатель , два триггера, два элемента задержки, регистр сдвига, п ть элементов И, четыре элемента ИЛИ, причем вход запуска блока управлени  соединен с входом переключател  и | входом формировател  импульсов, выход которого соединен с первым (выходом блока управлени , входом первого элемента задержки и первым входом первого элемента ИЛИ, второй вход которого соединен с первым входом блока управлени , второй вход которог соединен с первым входом первого эле- мента И и инверсным входом второго элемента И, выход которого соединен с четвертым выходом блока управлени  и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и дес тым выходом блока управлени , второй выход которого соединен с выходом первого элемента задержки, первыми входами четвертого элемента И, третье го элемента ИЛИ и входом установки в 1 ки в

динены соответственно с выходом первого элемента ИЛИ и первым входом п - того элемента И, второй вход и выход которого соединены соответственно с выходом генератора импульсов и в о- дом сдвига регистра сдвига, вхо т за

первого триггера, вход установ- 0 и пр мой выход которого сое0

5

,.

0

писи которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента задержки, вход которого соединен с выходом шестого разр да регистра сдвига и шестым выходом блока управлени , первый и второго выходы переключател  соединены с входами соответственно установки в 1 и установки в О второго триггера, инверсный выход которого соединен с вторым входом четвертого элемента И, выход которого соединен с дев тым вн ходом блока управлени , восьмой выход которого соединен с выходом первого разр да регистра сдвига, выход второго разр да которого соединен с первым входом третьего элемента И, второй вход которого соединен с третьим входом блока управлени , п тый выход которого соединен с выходом второго элемента задержки, выход третьего разр да регистра сдвига соединен с пр мым входом второго элемента И и первым входом четвертого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом четвертого разр да регистра сдвига и вторым входом первого элемента И, выход которого соединен с третьим выходом блока управлени , седьмой выход которого соединен с выходом п того разр да регистра сдвига.

Quit

CD и г. г