[go: up one dir, main page]

SU1536509A1 - Code converter - Google Patents

Code converter Download PDF

Info

Publication number
SU1536509A1
SU1536509A1 SU884398981A SU4398981A SU1536509A1 SU 1536509 A1 SU1536509 A1 SU 1536509A1 SU 884398981 A SU884398981 A SU 884398981A SU 4398981 A SU4398981 A SU 4398981A SU 1536509 A1 SU1536509 A1 SU 1536509A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
cell
logical cell
logical
Prior art date
Application number
SU884398981A
Other languages
Russian (ru)
Inventor
Борис Михайлович Солодухин
Александр Сергеевич Серков
Сергей Михайлович Федоров
Лилия Николаевна Ким
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU884398981A priority Critical patent/SU1536509A1/en
Application granted granted Critical
Publication of SU1536509A1 publication Critical patent/SU1536509A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Цель изобретени  - упрощение преобразовател . Преобразователь содержит логические  чейки. Логическа   чейка содержит элемент ИЛИ и элемент И. Преобразователь кодов  вл етс  многопороговым логическим элементом, реализующим на выходах пороговые функции с порогами, равными пор дковым номерам выходов, от числа переменных, равного числу входов преобразовател . 2 ил.This invention relates to automation and computing. The purpose of the invention is to simplify the converter. The converter contains logic cells. The logic cell contains the OR element and the AND element. The code converter is a multithreshold logic element that implements threshold functions at the outputs with thresholds equal to the sequence number of the outputs of the number of variables equal to the number of converter inputs. 2 Il.

Description

Изобретение относитс  к автоматизации и вычислительной технике.This invention relates to automation and computing.

Цель изобретени  - упрощение преобразовател  .The purpose of the invention is to simplify the converter.

На фиг. 1 представлена схема преобразовател  кодов-, на фиг. 2 - схема логической  чейки.FIG. 1 shows a diagram of a code converter; FIG. 2 is a logic cell diagram.

Преобразователь кодов содержит логические  чейки 1,1-1,25.The code converter contains logic cells 1.1-1.25.

Логическую  чейку образуют элемент ИЛИ 2 и элемент И 3.The logical cell is formed by the element OR 2 and the element AND 3.

Преобразователь кодов работает следующим образом.Converter codes works as follows.

Преобразователь кодов  вл етс  многопороговым логическим элементом, реализующим на выходах пороговые функции (пороги, равны пор дковым номерам выходов) от числа переменных, равного числу входов преобразовател .A code converter is a multi-threshold logic element that implements threshold functions at the outputs (thresholds equal to the sequence numbers of the outputs) of a number of variables equal to the number of converter inputs.

При подаче на любую из входных шин одного единичного потенциала единичный потенциал по вл етс  на соответствующем входе и выходе соответствующей  чейки 15 первом выходе следующей  чейки 1 и т.д. и на соответствующей выходной шине.When applying to one of the input buses of one unit potential, a unit potential appears at the corresponding input and output of the corresponding cell 15, the first output of the next cell 1, etc. and on the corresponding output bus.

Работа преобразовател  кодов аналогична описанному при любом числе единичных сигналов на входных шинах.The operation of the code converter is similar to that described for any number of single signals on the input buses.

Claims (1)

Формула изобр-етени Image formula Преобразователь кодов, содержащий логические  чейки, кажда  из которых имеет первый и второй входы, первый и второй выходы, первый выход первой логической  чейки соединен с одноименным входом второй логической  чейки, второй выход которой соединен с первым входом третьей логической  чейки, первый выход которой соединен с одноименным входом четвертой логической  чейки, второй выход первой логической  чейки соединен с первым входом п той логической  чейки, первый выход которой соединен с вторым входомA code converter containing logic cells, each of which has the first and second inputs, the first and second outputs, the first output of the first logic cell is connected to the same input of the second logic cell, the second output of which is connected to the first input of the third logic cell, the first output of which is connected to with the same input of the fourth logical cell, the second output of the first logical cell is connected to the first input of the fifth logical cell, the first output of which is connected to the second input СПSP оэ а елoe ate второй логической  чейки, второй выход третьей логической  чейки соединен с первым входом шестой логической  чейки, первый выход которой соединен с вторым входом четвертой логической  чейки, первый выход седьмой логической  чейки соединен с одноименным входом восьмой логической  чейки, второй выход седьмой логичес- кой  чейки соединен с первым входом дев той логической  чейки, первый выход которой соединен с вторым входом восьмой логической  чейки, второй выход дес той логической  чейки соеди- нен с первым входом одиннадцатой логической  чейки, первый выход которой соединен с вторым входом двенадцатой логической  чейки, второй выход одиннадцатой логической  чейки соединен с первым входом тринадцатой  чейки, первый выход которой соединен с вторым входом четырнадцатой логической  чейки ,первый выход которой соединен с вторым входом п тнадцатой логической  чейки, первый выход которой соединен с вторым входом шестнадцатой логической  чейки, второй выход п тнадцатой логической  чейки соединен с первым входом семнадцатой логической  чейки, первый выход восемнадцатой логической  чейки соединен с вторым входом двенадцатой логической  чейки, второй выход которой соединен с первым входом двадцатой логической  чейки, второй выход которой соединен с одно- именным входом тринадцатой логической  чейки, второй выход восемнадцатой логической  чейки соединен с одноименным входом двадцатой логической  чейки , второй выход четырнадцатой логи- ческой  чейки соединен с первым входом двадцать первой логической  чейки , второй выход тринадцатой логической  чейки соединен с одноименным входом двадцать первой логической  чейки, двадцать вторую - двадцать п тую логические  чейки, вторые выходы Шестнадцатой и двадцать первой логических  чеек и первый и второй выходы семнадцатой логической  чейки  вл ютс  соответственно первым - четвертым выходам преобразовател , о т- личающийс  тем, что, с целью упрощени  преобразовател , перthe second logical cell, the second output of the third logical cell is connected to the first input of the sixth logical cell, the first output of which is connected to the second input of the fourth logical cell, the first output of the seventh logical cell is connected to the same input of the eighth logical cell, the second output of the seventh logical cell is connected to the first input of the ninth logical cell, the first output of which is connected to the second input of the eighth logical cell, the second output of the tenth logical cell is connected to the first input of the eleventh log the first output of which is connected to the second input of the twelfth logical cell, the second output of the eleventh logical cell is connected to the first input of the thirteenth cell, the first output of which is connected to the second input of the fourteenth logical cell, the first output of which is connected to the second input of the fifteenth logical cell, the first the output of which is connected to the second input of the sixteenth logical cell, the second output of the n thirteenth logical cell is connected to the first input of the seventeenth logical cell, the first output is eighth The logic unit cell is connected to the second input of the twelfth logic cell, the second output of which is connected to the first input of the twentieth logic cell, the second output of which is connected to the same input of the thirteenth logic cell, the second output of the eighteenth logic cell is connected to the same input of the twentieth logical cell, the second output the fourteenth logic cell is connected to the first input of the twenty first logical cell, the second output of the thirteenth logic cell is connected to the same input of the twenty the first logic cell, the twenty-second to the twenty-fifth logical cells, the second outputs of the Sixteenth and twenty-first logic cells, and the first and second outputs of the seventeenth logic cell, respectively, are the first to fourth outputs of the converter, in order to simplify the converter per 00 Q ,- s 35 40 45 50 Q, - s 35 40 45 50 30thirty вый выход второй логической  чейки соединен с одноименным входом седьмой логической  чейки, второй выход восьмой логической  чейки соединен с первым входом двадцать второй логической  чейки, второй выход которой соединен с первым входом двадцать третьей логической  чейки, второй выход п той логической  чейки соединен с первым входом четырнадцатой логической  чейки , первый выход двенадцатый логической  чейки соединен с вторым входом дев той логической  чейки, второй выход которой соединен с первым входом двадцать п той логической  чейки, первый выход которой соединен с одноименным входом шестнадцатой логической  чейки, первши выход которой соединен с вторым входом двадцать третьей логической  чейки, первый и второй выходы четвертой логической  чейки соединены соответственно, с вторыми входами двадцать второй и двадцать п той логических  чеек, второй выход двадцать п той логической  чейки соединен с первым входом п тнадцатой логической  чейки, первый выход дес той логической  чейки соединен с одноименным входом двенадцатой логической  чейки, первый и второй выходы которой соединены с вторыми входами, соответственно седьмой и третьей логических  чеек, первый выход двадцатой логической  чейки соединен с вторым входом шестой логической  чейки, второй выход которой и первый выход двадцать первой логической  чейки соединены соответственно с первым и вторым входами двадцать четвертой логической  чейки, первый выход которой соединен с вторым входом семнадцатой логической  чейки, первый и второй входы первой, дес той и восемнадцатой , вторые входы п той и одиннадцатой и первый вход дев тнадцатой логических  чеек  вл ютс  соответственно первым - дев тым входами преобразовател , первые выходы восьмой и двадцать второй, первый и второй выходы двадцать третьей и второй выход двадцать четвертой логических  чеек  вл ютс  соответственно п тым дев тым выходами преобразовател .the second output of the second logical cell is connected to the same input of the seventh logical cell, the second output of the eighth logical cell is connected to the first input of the twenty-second logical cell, the second output of which is connected to the first input of the twenty-third logical cell, the second output of the fifth logical cell is connected to the first input of the fourteenth the logical cell, the first output of the twelfth logical cell is connected to the second input of the ninth logical cell, the second output of which is connected to the first input of the twenty fifth logical cells whose first output is connected to the same input of the sixteenth logical cell, the first output of which is connected to the second input of the twenty-third logical cell, the first and second outputs of the fourth logical cell are connected, respectively, to the second inputs of the twenty-second and twenty-fifth logical cells, the second output twenty the fifth logic cell is connected to the first input of the fifteenth logical cell, the first output of the tenth logical cell is connected to the same input of the twelfth logical cell, the first and the second The second outputs of which are connected to the second inputs of the seventh and third logical cells, respectively, the first output of the twentieth logical cell is connected to the second input of the sixth logical cell, the second output of which and the first output of the twenty-first logical cell are connected respectively to the first and second inputs of the twenty-fourth logical cell, The first output of which is connected to the second input of the seventeenth logical cell, the first and second inputs of the first, tenth and eighteenth, the second inputs of the fifth and eleventh and the first input of the ninth the tenth logic cells are the first to ninth inputs of the converter, respectively; the first outputs of the eighth and twenty-second, the first and second outputs of the twenty-third, and the second output of the twenty-fourth logic cells are respectively the fifth ninth output of the converter. фие. 1fie. one
SU884398981A 1988-03-29 1988-03-29 Code converter SU1536509A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884398981A SU1536509A1 (en) 1988-03-29 1988-03-29 Code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884398981A SU1536509A1 (en) 1988-03-29 1988-03-29 Code converter

Publications (1)

Publication Number Publication Date
SU1536509A1 true SU1536509A1 (en) 1990-01-15

Family

ID=21364048

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884398981A SU1536509A1 (en) 1988-03-29 1988-03-29 Code converter

Country Status (1)

Country Link
SU (1) SU1536509A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1261122, кл. Н 03 М 7/14, 1985. Авторское свидетельство СССР № 1264346, кл. Н 03 М 7/14, 1985. *

Similar Documents

Publication Publication Date Title
DE3687407D1 (en) Logical circuit with interconnected multi-port flip-flops.
SU1536509A1 (en) Code converter
SU1480098A1 (en) Apperiodic rs-flip-flop
SU1264346A1 (en) Code converter
SU646438A1 (en) Code converter
RU1803974C (en) Fibonacci p-code pulse counter
SU1043639A1 (en) One-bit binary subtractor
SU782167A1 (en) Counter with weighed coding
SU1261122A1 (en) Code converter
SU1190520A1 (en) Synchronous counter
SU1061264A1 (en) Counter
SU1206960A1 (en) Binary code-to-binary-coded decimal code converter
SU1368992A1 (en) Code converter
SU473181A1 (en) Device for comparing binary numbers
SU788375A1 (en) Time interval-to-digital code converter
SU1580534A1 (en) Ternary counting device
SU1277387A2 (en) Pulse repetition frequency divider
SU1522411A1 (en) Binary-to-binary-decimal code converter
SU686146A1 (en) Multifunction logic element
SU624371A1 (en) Frequency divider with any integer-number division factor
SU699677A1 (en) Decade counter
SU1372614A1 (en) Serial counter
SU1283955A1 (en) Generator of single pulses
SU1374425A1 (en) Synchronous frequency divider
SU869058A1 (en) Circular counter