SU1501169A1

SU1501169A1 - Формирователь кода маски

Info

Publication number: SU1501169A1
Application number: SU874308769A
Authority: SU
Inventors: Анатолий Алексеевич Самусев; Александр Антонович Шостак; Александр Вадимович Яскульдович
Original assignee: Предприятие П/Я М-5339
Priority date: 1987-09-24
Filing date: 1987-09-24
Publication date: 1989-08-15

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении устройств сдвига, блоков пам ти и блоков обработки универсальных процессоров цифровых вычислительных машин. Цель изобретени - повышение быстродействи формировател . Это достигаетс тем, что формирователь содержит блок дешифрации с соответствующими св з ми. Блок дешифрации состоит из второго блока формировани кода шасси и дешифратора, с помощью которых формирователь может формировать код шасси слева и справа одновременно. 3 ил., 1 табл.

Description

Изобретение относитс к цифровой- вычислительной технике и может, бы ть использовано при построении устройств сдвига, блоков пам ти и блоков обра- бртки универсальных цифровых вычислительных Г211ШН.

Цель изобретени - повышение быстродействи формировател .

На фиг.1 представлена структурна схема формировател ; на фиг.2 - пример построени первого блока формировател маски на одном элементе ПЗУ , на фиг.3 - пример построени второго блока формировани маски и : дешифратора на двух элементах ПЗУ.

Формирователь кода маски содержит первый блок 1 формировани маски, , блок 2 дешифрагу и, мультиплексоры 3, первую группу входов 4 задани кода маски, вторую группу входов 5 за- ; Дани кода маски, входы 6 задани разр дности данных, входы 7 и 8 сдвига маски, выходы 9, Блок 1 может

быть вьшолнен на ПЗУ 10, а блок 2 состоит из второго блока 11 формировани маски и дешифратора 12, которые также могут быть вьшолнены на ПЗУ.

Блок 1 предназначен дл дешифрации младших разр дов кода задани маски и формировани на выходе кода маски.

Блок 1 может быть построен с ис- .пользованием элементов И, ИЛИ, ком- мутатора.

Блок 1 может быть построен также на одном элементе ПЗУ 10 (фиг. 2), например КР556РТ5. Дл обеспечени более высокого быстродействи (врем задержки 15 не) блок 1 может быть построен с использованием двух элементов ПЗУ типа 500РТ416 или К1500РТ416, одноименные разр дные входы адресных входов которых соединены между собой и с соответствующими адресными входами, а разр дные

(Л С

сд

05 СО

выходы элементов ПЗУ соединены с соответствующими разр дными выходами

Блок 1 функционирует в соответствии с табл. 1.

Обозначение X в табл. 1 означает произвольное значение кода на соот- ветствующем разр дном входе. Табл.1 вл етс также таблицей кодировки дл элемента ПЗУ 10.

Блок 2 предназначен дл дешифрации старших разр дов кода задани маски (на входе 5), формировани на выходе блока 11 кода побайтной маски (или маски дл групп бит) и форми- ровани управл ющих сигналов.на выходе дешифратора 12 с учетом управл ющих сигналов на входах 7, 8 и кода длины операнда на входе 6,

Блок 2 может быть построен с ис- пользованием элементов И, ИЛИ, коммутаторов , дешифратора, сумматора или на элементах ПЗУ (фиг.З), так же как и блок 1 с использованием тех же интегральных схем.

При этом блоки 11 и 12 функ1Ц1о- нируют в соответствии с табл. 2,где oбoзнiaчeниe X произвольное значение кода.

Мультиплексор 3 представл ет со- бой стандартный узел,аналогичньй по структуре, например, микросхеме типа 1533КП16 или 500ТМ173 (без элементов пам ти) .

Формирователь функционирует еле- дующим образом,

В исходном состо нии на входах 4, 5 устанавливаетс код задани маски. При этом на входах 4 устанавливаютс младшие, а на входах 5 - старшие разр ды кода задани маски. На входе 10 устанавливаетс код длины операнда (или код количества груп бит операнда, которые необходимо выделить (не маскировать)). На входах 7 и 8 устанавливаетс код функции.

В устройстве предусмотрены следующие функции;

- маска слева (при коде 00 на входах 7,8);

- масЛа справа (при коде 01 на входах 7, 8),

- единичный код (при нулевом коде на входах 7, 8, 4, 5)J

- нулевой код (при коде 10 на входах 7, 8);

- маска слева и справа (при коде 11 на входах 7, 8).

Дл этого рассмотрим конкретный .пример установки на входе 4 кода m 100, на входе 5 - кода М 011, на входе 6 - кода L 010, К 64, К 8 (фиг.1).

Маска слева. На входах 7 и 8 установлен код 00. На выходе блока 1 формируетс код 00001111 (табл. 1). На выходе блока 11 формируетс код 00011111 (табл.2). На выходе дешифратора 12 формируетс код 00010000. Под управлением сигналов на выходе дешифратора 12 все мультиплексоры 3, кроме мультиплексора 3 с номером М 35передают на выход код с выходов блока 11. На выходе М-го мультиплексора 3 передаетс код с выхода блока 1. В результате на выходе 9 формируетс код:

00000000 00000000 00000000 00001111 11111111 11111111 11111111, . т.е.как и задано слева,, сформировано М К + га 3 8 + 4 28 логических нулей.

Маска справа. На входах 7 и 8 установлен код 01. На выходе блока 1 формируетс код 11110000 (фиг. 1). На выходе блока 11 формируетс код 11111000 (см. табл.2). На выходе дешифратора 12 формируетс код 00001000 Под управлением сигналов на выходе дешифратора 12 все мультиплексоры 3, кроме мультиплексора 3- с номером 64 8

N .. --М1

-3-1 8 - 3 - 1

4, передают на выход код с выходов

N блока 11, На выход (- - М - 1)-го

Jx

мультиплексора 3 передаетс код с выхода блока 1, В результате на выходе 9 формируетс код: 11111111 11111111 11111111 11111111 11110000 00000000 00000000 00000000, jT.e,, справа сформировано 28-логических нулей,

Единичный код. На входах 7, 8 и 5 устанавливаетс нулевой код. На выходах блоков 1 и 11 формируетс единичньй код (табл, 1 и 2). В результате на все разр ды выхода 9 через мультиплексор 3 передаютс логические единицы, т.е. формируетс единичный код,

Нулевой код. На входах 7 и 8 устанавливаетс код 10. На выходе блока 1 формируетс нулевой код (см, табл, 1), который под управлением единичного кода на выходе дешифратоь 1

pa 12 передаетс во все разр ды выхода 9 через мультиплексоры 3 (см, табл. 2).

Маска слева и справа. На входах 7 и 8 установлен код t1. Код М на входе указывает номер группы бит (номер байта), до котррой необходимо осуществить маскирование слева. При обработке операндов переменной дли- . ны код М в рассматриваемом случае задаетс младшими разр дами адреса опер1анда в основной пам ти процессора . На входе 10 устанавливаетс код L длины операнда, т.е. код количества групп бит (байт), которые не требуетс маскировать, не счита группу бит (байт), задаваемую кодом М. Код L задаетс соответствующим полем команды обработки операндов переменной длины.

При обработке дес тичных операндов переменной длины с целью быстрой проверки корректности данных необходимо маскировать 4-разр дный код знака, расположенный в четырех крайних правых разр дах операнда. Это можно делать с помощью формировател . Дл этого на входе 4 необходимо установить код 100. Дл рассматриваемого примера кодов m и М положим , что L 010.

В результате на выходе блока 1 формируетс Код.11110000 (см.табл.1). На выходе блока 11 формируетс код 00011100 (см. описание блока 2). На выходе дешифратора 12 формируетс код 00000100. На выход L + М 3 + + 2 5-го мультиплексора 3 передаетс код с выхода блока 1. В остальных мультиплексорах 3 на выход передаетс код с входа блока 11. В результате на выходе 9 формируетс код: 00000000 00000000 00000000 11111111 11111111 11110000 00000000 00000000, т..е. формируетс код маски, с по-,

10

15

20

25

30

35

40

45

69

мощью которого обеспечиваетс вьще- ление (селекци ) значащих цифр дес тичных операндов без знака дл последующей их проверки на корректность .

Claims

Формула изобретени

Формирователь кода маски, содержащий мультиплексоры, выходы которых вл ютс выходами формировател , первый блок формировани маски, выходы которого соединены с соответствующими информационными входами первой группы мультиплексоров, информационные входы первого блока формировани маски вл ютс входами задани кода маски первой группы формировател , а входы управлени режимом первого блока формировани маски вл ютс входами сдвига маски формировател , отличающийс тем, что, с целью повьшени быстродействи формировател , он содержит дешифратор и второй блок формировани маски, выходы которого соединены с соответст- вуюЕцими информационными входами второй группы мультиплексоров, входы управлени коммутацией которых соединены с соответствующими выходами дешифратора , входы первой группы.которого соединены с соответствующими информационными входами первой группы второго блока формировани маски и вл ютс входами задани кода маски второй группы формировател , входы второй группы дешифратора соединены с соответствующими входами второй группы второго блока формировани маски и вл ютс входами задани разр дности данных формировател , входы третьей группы дешифратора соединены с соответствующими входами управлени режимом первого и второго блоков формировани маски.

Таблица 1

01 i

со

cr s ч ю

пЗ И

rj

1501169 О

г I ООООООО - ООООО ОО -ООООООО- ОООООО

vO

ОООООО -ОО- ОООО ОО -ОООООО -ООООО -О

ООООО -ОООО -ООО ОО -ООООО-ОООО -ООО

OOOO -OdOOOO -OO ОО -ОООО -ООООООООО

&

ООО ОООООООО -ООО -ООО--ООООО ООООО I

CN ООг-ОООООООООО- ОО -ОО ОООООО -ОООО I

О -ОООООООООООО -О-г-О -ОООООО -ООООО

--ООООООООООООО О - -ОООЭООООООООО

ООООО ОО -ООООООО -ООО -О чО

ОООО ОО -ОООООО - -ООО - -О

л

ОО -ООО ОО -ООООО -ОО - - О

W о

ч ю

го

- - -ОО ОООО - -«-«- - о

- - -ОООО

о о о - о о о

о о - о о

tN

т- г- ООООО

f-T-OOOOOO

о I т-ооооооо

I

CN) I XXX-XXXxJXlxitxJXXXX.XXXO O -O O- -O -O -O

чо I -гXXXXXXXXXXXXiXXXXXOO - ОО - -ооо - О ХХХХХХХХХХХХХХ ХХХОООО - - -г-оО - -О О -О -О О -О -О -О - О -ХОООООООО - - - -О 1Л

ОО - -ОО - ОО - -ОО - -ХООООООООООООО . о I о о,о О - - - ООрО - - - - ХОООООООООООО - «аз

оооооооо

I ОООООООООООООО ОО

о о о - о о о

о о - о о

о о о о

о о

о о

о о

ООООО

qjue:5

Составитель С.Королев Редактор М.Яедолуженко Техред М.Ходанич Корректор Т.Малец

Заказ 4879/51

Тираж 558

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва,.Ж-35, Раушека наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

Подписное