SU1160396A1 - Вычислительное устройство с переменной длиной операндов - Google Patents

Abstract

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО С ПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ, содержащее регистры первого и второго операндов, регистр настройки, шифратор операций, арифметико-логический блок, блок маскировани , первый мультиплексор и блок коррекции, причем выходы регистров первого и второго операндов соединены соответ- ственно с первым и вторым информационными входами арифметико-логического блока, выходы суммы и переносов которого соединены соответственно с первьм и вторым информационными входами блока коррекции, первый и второй управл к цие входы которого соединещ 1 соответственно с выходом режима регистра настройки и первым выходом шифратора операций, выход суммы арифметико-логического блока соединен с информационным входом первого мультиплексора, управл ющий вход которого соединен с первым управл ющим входом блока маскировани  и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно с вторым управл ющим входом блока маскировани  и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскировани   вл етс  выходом результата устройства , вход шифратора операций  вл етс  входом вида операций устройсттем . ва, отличающеес  что, с целью сокращени  количества (Л оборудовани , оно содержит второй и третий мультиплексоры и В1ифратор переноса , причем выход блока коррекции соединен с информационным входом блока маскировани , выходы регистров первого и второго операндов соединены соответственно с информационными входами второго и третьего мультиплексоров, управл ющие входы которых соединены с выходами длины маски регистра настройки, выходы со первого, второго и третьего мульти;о плексоров, соединены с соответствую05 щими входами шифратора переноса, выход которого  вл етс  вькодом:. переноса устройства,выходы второго и третьего мультиплексоров  вл ютс  соответственно выходами старших переменных разр дов первого и второго операндов устройства.

Description

11

Изобретение относитс  к вычисли- тельной технике и может быть использовано при построении операционных устройств высокопроизводительных вычислительных машин.

Известно вычислительное устройство , вьшолн ющее операции над пол ми переменной длины и содержащее регист ры операндов, сумматор, коммутаторы, регистр результата 0}

Недостатком вычислительного устройства  вл етс  низкое быстродейст ,Бие, поскольку вьшолнение операций |над пол ми переменной длины осуществл ютс  побайтно.

Известно вычислительное устройство , содержащее регистры операндов, регистр результата, сумматор, коммутаторы , регистр маски и преобразователи . В данном устройстве выполнение операции производитс  одновременно дл  всего слова {53 .

Недостатком устройства  вл ютс  значительные аппаратурные затраты.

Наиболее близким по технической сущности к изобретению  вл етс  вычислительное устройство, содержащее регистры первого и второго операндов , сумматор, блок коррекции, регистр настройки, шифратор, блок логических операций, мультиплексор, блок маскировани  и коммутатор, причем первый и второй вькоды сумматора соединены соответственно с входами блока коррекции и мультиплексора , выходы регистров первого и вто;рого операндов соединены с первым и вторым входами сумматора, первым и вторым входами блока логических операций и первым и вторым информационными входами коммутатора, третий и четвертый информационные входы , выход и управл ющий вход которого соединены соответственно с выходами сумматора, блока коррекции, первым входом блока маскировани  и первым выходом шифратора, первый выход регистра настройки соединен .с первым входом блока коррекции, второй выход регистра настройки - с управл ющим входом мультиплексора и вторым входом блока маскировани , первый выход шифратора соединен с вторым входом блока коррекции, второй выход шифратора подключен к третьему входу блока маскировани , выход которого  вл етс  первым выходом устройства, управл гацие входы регистров операндов, первый.

603962

второй, третий и четвертый входы регистра настройки и вход шифратора  вл ютс  управл ющими входами устройства {3j .

5 Недостатком известного устройства  вл ютс  значительные аппаратурные затраты и узка  область применени  вследствие отсутстви  возможности получени  старших переменных 0 разр дов операндов.

Цель изобретени  - сокращение . количества оборудовани .

Поставленна  цель достигаетс 

. тем, что вычислительное устройство с -переменной длиной операндов, со-держащее регистры первого и второго операндов, регистр настройки, шифратор операций, арифметико-логический

блок, блок маскировани , первый

мультиплексор и блок коррекции, причем выходы регистров первого и второго операндов соединены соответственно с первым и вторым информа . ционными входами арифметико-логического блока, выходы суммы и переносов которого соединены соответственно с первым и вторым информационными входами блока коррекции, первый и второй управл гацие входы которого соединены соответственно с выходом режима регистра настройки и первым выходом шифратора операций, выход суммы арифметико-логического блока соединен с информационным входом

5 первого мультиплексора, управл ющий вход которого соединен с первым управл ющим входом блока маскировани  и выходом длины маски регистра настройки второй и третий выходы

шифратора операций соединены соответственно со вторым управл ющим входом.блока маскировани  и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскировани   вл етс  выходом результата устройства , вход шифратора операций  вл  етс  входом вида операций устройства содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскировани , выходы регистров первого и второго операндов соединены соответственно с информационными входами второго и третьего мультиплексо3 ров, управл ющие входы которых соединены с выходами длины маски регистра настройки, выходы первого, второго и третьего мультиплексоров соединены с соответствующими входами шифратора переноса, выход которого  вл етс  выходом переноса устройства , выходы вто-ро ц1 лг третьего мультиплексоров  вл ютс  срответственно выходами старших переменных разр дов первого и второго операндоз устройства. На фиг. 1 представлена схема вычислительного устройства с переменнЪй длиной операндовj на фиг. 2 пример схемы арифметико-логического блока. Устройство содержит ркгистр 1 первого операнда, регистр 2 второго операнда, арифметико-логический блок 3, блок 4 коррекции, регистр 5 настройки, шифратор 6 операций, бло 7 маскировани , первый мультиплексор 8, второй мультиплексор 9, третий мультиплексор 1Oj шифратор 11 переноса, выход 12 результата, выхо 13 старшего переменного разр да первого операнда, выход 14 старшего переменного разр да второго операн- да, выход 15 переноса, вход 16 режи ма, входы 17 длины маски, вход 18 переноса, входы 19-21 второго шифра тора 11 входы 22-24 кода операции режима и переноса блока 3 суммировани , выход 25 блока маскировани  входы 26-36 вида операций. Арифметико-логический блок 3 (фиг. 2) содержит арифметико-логиче кие четырехразр дные узлы 37, реализованные на микросхемах 100 ИП 181, элементы И-ИЛИ 38, элемент И 3 входы 40 и 41 операндов, выходы 42 суммы и 43 переносов. Шифратор 11 переноса осуществл ет выработку переноса из старшего переменного разр да результата: : Вход 20 О О 1 1 О 1 О 1 Вход 21 О 1 О 1 О О .1 1 Вход 19 00001111 Выход 15 О 1 1 1 О О О 1 Блок 7 маскировани  аналогичен известному. Входна  информаци , поступающа  на вход блока 7 маскир вани , проходит на выход 25 без из менени  при полной маске или на выход только те разр ды, которйе м кируютс  полем единиц. 64 Семиразр дньй регистр 5 настройки содержит данные, необходимые дл  работы вычислительного устройства переменной длиной. Первьй разр д (вход 16 и первьй выход регистра 5 настройки) - двоична  или двоичнодес тична  арифметика, В первом случае информаци  с выхода блока 3 проЗгоди-г тгрез блок 4 коррекции без изменени . Во втором случае осуществл етс  коррекци  результата в соответствии со значени ми тетрадных переносов. Второй - шестой разр ды (вход 17 и второй выход регистра 5 настройки) - параметр длины маски. Седьмой разр д (вход 18 и третий выход регистра 5 настройки) - перенос в младший разр д устройства. Шифратор 6 операций осуществл ет преобразование сигналов вида операции в сигналы управлени  арифметикологическим блоком и блоком маскировани  согласно таблицы. Устройство работает следующим образом . На регистры 1 и 2 принимаютс  операнды . На регистр 5 настройки заноситс  код, определ ющий вьтолнекие двоичных или двоично-дес тичных 1рифметических операций, длину операндов и перенос в мпадший разр д. На шифратор 6 операций по одному из входов 26-36 поступает информаци  о виде операции, которую следует вьшолнить, Операнды поступают на вход блока, где по коду операции на входе 22, по режиму работы на входы 23 и с учетом переноса на входе 24 выполн етс  заданна  операци . Результат с блока 3 поступает на блок 4 коррекции, где в случае двоично-дес тичной арифметики производитс  необходима  коррекци  в зависимости от того, сложениеИЛИ вычитание выполн лось в устройстве. При двоичной арифметике результат передаетс  через блок 4 коррекции без изменени  на вход блока 7 маскировани . По значению длины маски, поступакидей с выхода длины маски регистра 5 наст- . ройки, и разрешению маскировани , поступающему с выхода шифратора 6 операций, получаем на выходе 25 блока .7 маскировани  результат, у которого в разр дах с номерами большими , чем значение кода длины маски будут нули, С выхода 25 блока 7 маекировани  поступает на выход 12 результата устройства.

Значени  операндов с выходов регистров 1 и 2 и значение суммы с выхода блока 3 поступают на входы мультиплексоров 9, 10 и 8, где по значению кода длины маски производитс  выбор старших переменных разр дов операндов и суммы. Получещ; --.™--- чени  поступают на шифратор 11 пе- ю

реноса, на выходе которого по вл етс  сигнал, равный единице, если имел место перенос из переменного старшего разр да блока 3, и нуль .в противном случае.

При работе с двоично - дес  тичной арифметикой значение переноса из . старшегопеременно го разр да , как ив известном устройстве неучитывает с .

Положительный эффект изобретени  состоит в сокращении количества оборудовани  ..тро5уемого дл  реализации устройства (из состава устройлогических операций, объем оборудовани  которых существенно больше, чем введенных двух мультиплексоров, и шифратор переноса). Кроме того., в предложенном устройстве определ ютс  также старшие переменные разр ды операндов. ства исключаютс  коммутатор и блок

Примечание. X, Y- первый и второй операнды. So, S, 5 , Sj, М позиции кода управлени  арифметико-логическим блоком.

Г

п

Claims (1)

1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

   С ПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ, содержащее регистры первого и второго операндов, регистр настройки, шифратор операций, арифметико-логический блок, блок маскирования, первый мультиплексор и блок коррекции, причем выходы регистров первого и второго операндов соединены соответ—; ственно с первым и вторым информационными входами арифметико-логического блока, выходы суммы и переносов которого соединены соответст- венно с первым и вторым информационными входами блока коррекции, первый и второй управляющие входы которого соединены соответственно с выходом режима регистра настройки и первым выходом шифратора операций, выход суммы арифметико-логического блока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с первым управляющим входом блока маскирования и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно с вторым управляющим входом блока маскирования и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с вы ходами режима и переноса регистра настройки, выход блока маскирования является выходом результата устрой ства, вход шифратора операций является входом вида операций устройства, отличающееся тем, что, с целью сокращения количества оборудования, оно содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования, выходы ре гистров первого и второго операндов соединены соответственно с информационными входами второго и третьего мультиплексоров, управляющие входы которых соединены с выходами длины маски регистра настройки, выходы первого, второго и третьего мультиплексоров, соединены с соответствующими входами шифратора переноса, выход которого является выходом:', переноса устройства.выходы второго и третьего мультиплексоров являются соответственно выходами старших переменных разрядов первого и второго операндов устройства.

   1 11