SU767757A1 - Устройство дл выполнени арифметических и логических операций над словами - Google Patents

Description

-1

Изобретение относитс  к области вычислительнойтекники и может быть ис- пользовано либо как законченное устройство , .либо в качестве модул  в интег- ральном исполнении дл  построени  MHOIпоразр дных устройств, выполн ющих арЧ1}зметические и логические операции как нац полноразр дными словами, так. и над отдельными группами битов, произвольно расположенными в словах.

.Известно устройство дл  выполнени  логических и арифметических операций надполноразр дными словами или пол ми битов (группами р дом сто щих битов ) , содержащее сумматор, блок логи , ческих операций, выходной коммутатор, сдвигатель, преобразователь кдда, формирователь маски,- дополнительные сумматор и в.ычитатель, блок управлени 

w«..

Это устройство не позвол ет одновременно выполн ть логические и арифметические операции над несколькими пол ми .битов в полноразр дных словах. Такие

.операции на указанном устройстве можно осуществит.ь лишь последовательно, выполн   за один раз операцию над одним полем слова или двум  пол ми, располо:женными каждое в своем слове. Это обусловливает низкое быстродействие указанного устройства при выполнении операций над произвольными группами битов полноразр дных слов.

Кроме этого, при выполнении опера10 ций над массивами слов, когда в каждом слове пол  располомсены одинаково (а это  вл .етс  одним из распространенных случаев обработки информации), в каждый раз требуетс  заново вычисл ть началь15 ный и конечный номера разр дов обраба .тываемого пол  и формировать маску. Это требует дополнительных затрат времени , а введенное в устройство оборудование (формирователь маски, дополни20 тельные сумматор и вычислитель) становитс  излишним.

: Прототипом изобретени   вл етс  устройство дл  выполнени  арифметических и логических операций над ловами, содержащее арифметико-логич ский узел, сдвигатель, узел формиров :ли  признака нул , регистр, коммутаторы и блокуаравлени . Выход сдвигател   вл етс  первым выходом устройства и входом узла формировани  признака нул , выход которого служит вторым выходом устрой- ства. Выход арифметико-логического уз ла соединен с входом сдвигател  и первым входом первого коммутатора, которого подключе: к входу регистра, выход регистра - со, вторым входом первого коммутатора и первым в кодом второго коммутатора. Второй вход второго коммутатора  вл етс  первым информационным входом устройства, а выход втО рого коммутатора - входом арифметикологического узла, другой вход которого служит вторьпи информационным входом устройства, Выгсоды блока управлени  со- единены с управл ющими входами сдвига тел , арйфметкко-логического узла, ком- мутаторов, регистра и узла формировани  признака кул . Вход блока управлени   вл етс  управл ющим входом устрой ства 2l. При выполнении операций над группам битов одного или двух слов в этом устройстве требуе предварительно е. вьтол нейие операций выделени  битов, подлежа щих обработке, с помощью предварительн формируемых масок, В этом причина низкой производительности устройства при работе с группами битов. -, 1 --. . Цель изобретени  - повышение npoTOводительности устройства, Эта цель достигаетс  тем, что в устройство , содержащее арифметико-логический узел, сдвцгатель, узеп формировани  признака нул , регистр, коммутаторы И блок управлени , причем выход сдвигател  соединён с первым выходом устройства, а выход узла формировани  признака нул  со . вторым выходом устройства, выход арифметико-логического узла подключен ко входу сдвигател  и первому входу первого коммутатора, выход которого соединен со входом регистра, выход которого св зан со вторым входом первого коммутатора и первым входом, второго коммутатора , второй вход которого соединен с первым информационным входом устройства , выходы блока управлени  соединены с управл ющими входами сдвигател , ариф метико-логического узла, регистра, первого и второго коммутаторов и узла фор« мировани  признака нул , вход блока управлени  соединен с управл ющим входом устройства, введены узлы маскировани  первого и второго операндов и узел маскировани  результата. При этом первый вход узла маскировани  первого операнда соединен со вторым информационным входом устройства, первый вход узла маскировани  второго операнда. - с выходом второго коммутатора, первый вход узла маскировани  результата св зан с выходом сдвигател , вторые входы узлов маскировани  операндов и результата .с выходом регистра. Выходы узлов маскировани  первого и второго операндов подключены к входам арифметико-логичеЪкогв узла, управл ющие входы узлов маскировани  первого и- второго операндов и узла маслсировани  результата к выходам управл ющих кодов маски блока управлени , а выход узла маскировани  результата - ко входу узла формировани  признака нул . На фиг. 1 представлена блок-схема устройства; на фиг. 2 показан пример выполнени  логической операции над пол ми слов. .. , Устройство дл  выполнени  арифметических и логических операций над слова- ми содержит арифметико-логический -узел 1, сдвигатель 2, коммутатор 3, регистр 4, коммутатор 5, блок 6 управлени , узел 7 маскировани  первого операнда, узел 8 маскировани  второго операнда, узел 9 маскировани  результата .и узел 10 формировани  признака нул . Перечисленные узлы соединены в устройство следующим образом. Входы арифметико-логического узла 1 соединены с выходами узла 7 маскировани  первого операнда и узла 8 маскиро- вани  второго операнда, выход его со входом сдвигател  2 и с. одним из входов коммутатора 3. Второй вход сдвич гател  св зан с выходом регистра 4, который , кроме того, соединен с одним из входов коммутатора 5, узла 7 маскировани  первогооперанда, узла 8 .маскировани  второго операнда и узла 9 маскировани  результата, вторые входы этих узлов соединены соответственно со входами А, и А устройства, с выходом. коммутатора 5 и с выходом сдвигател  2; выход коммутатора 3 соединен со входом регистра 4, а выход узла 9 маскировани  результата - со входом узла , 10 формировани  признака нул . Выход сдвигател  2 соединен с первым выходом устройст:)а, а; выход узла 10 фор;мировани  признака - со вторым выхо

дом устройства. Работа всех перечисленных узлов и . их взаимодействие осуществл етс  блоком 6 управлени , выходы которого соединены со всеми узлами;. вход блока 6 соединен с управл ющим

входом устройства, на который подаетс  код операции.

Устройство обеспечивает выполнение арифме-гических операций типа сложени , вычитани  и логических операций как . над полноразр дными словами, так и над отдельными группами битов полноразр д- нык слов, а также при циклической работе устройства - арифметических операций типа умножени  и делени  над пол норазр дными словами. Разр дность словпроизвольна .

При выполнении операций над полноразр дными словами - операндами А и А2 или группами битов, расположенных в словах А и Aj , устройство работает следующим образом.

Номер способа

С CNYH Cvw CNyvi CNW Слгм CJYYI СЛУП Слй

СпособG

преобразовани 

При этом прин ты следующие обозначени :

О - значение операндов А, или Ал ; щ - значение маски, поступающее с

регистра 4;

У,Лр- логические операции дизъюнкции, конъюнкции и отрицани  соответственно .

Преобразованные операнды с выходов узлов маскировани  первого 7 и второго

8операндов поступают на вход арифметико-логического узла 1, в котором выполн етс  кйка -либо арифметическа 

или логическа  операци  над полноразр днымй операндами. Код этой операции проходит на управл пющий вход арифметикологического узла 1 из блока 6 управлени . Результат операции поступает на вход сдвигател  2 и вход коммутатора 4. Сдвйгатель 2 либо оставл ет результат без изменени , либо выполн ет сдвиг его. на один разр д вправо или влево. С выхода сдв.игател  2 результат поступает на первый выход устройства и вход узла

9маскировани  результата. В этом узле выполн етс  поразр дна  операци  конъюнкции .результата и маски Уи , поступав

Операнды A-f со входч устройства поступают cooTBeTCTseifflo на входы узлов маскировани  первого 7 и второго 8 операндов, в которых производитс  их предварительное преобразование. В преобразовании кроме операндов А .и А2. участвует значение маски hi , хран щейс  на регистре 4. Это значение представл ет собой полноразр дное двоичное слово , содержащее группы символов в разр дах, соответствующих разр дам группы , битов, подлежащих обработке в операндах А и А 2 , во всех остальных разр дах маски содержатс  символы О.

Преобразование каждого операнда может быть различным и определ етс  уп равл ющим кодом, поступающим из блока 6 управлени . Все возможные виды преобразовани  операндов А и А2 представлены в таблице.

8 9

6

10

ющей с регистра 4, в соответствии с которой на вход узла 10 формировани  признака нул  поступает код, содержащий символы О во всех разр дах, не принадлежащих группе обрабатываемых битов . По этому коду узел формировани  признака нул  вырабатывает признак нуль, если все разр ды поступившего на ее вход слова содержат только символы О, и признак не нуль - в противном случае. Выработанный признак направл етс  на второй выход уст- . ройства.

: Со входа коммутатора 3 результат операции арифметико-логического узла 1 может быть записан на регистр 4 либо со сдвигом на один разр д вле1зо или вправо, либо без сдвига. Кроме этого, содержимое регистра 4 также .может быть подвергнуто операции сдвига влево или вправо в коммутаторе 3 с последующей записью из него снова на регистр 4. Управление всеми указанными операци ми осуществл етс  блоком 6, на вход которого поступает код управлени  с управл ющего входа устройства.

Рассмотрим отдельно примеры, по сн ющие работу устройства лишь при ewnon- нении операций над группам битов.

1. Логические операции над пол ми (фиг. 2). Соответствующий код операции поступает на вкод блока 6 управлени . На первые входы узлов маскировани  пер вого 7 и второго 8 операндов поступают соответственно операнды А 2 а на вторые входы указанных узлов -

маска уи из регистра 4. С выхода узлй 7 маскировани  неизмененный .операнд , АI поступает на первый вход арифмети КС-логического узла 1. В узле 8 маскировани  выполн етс  поразр дна  опера цИ  конъюнкции операнда Ag, и маски h) AnAVH , в соответствии с которой в операнде АО выдел ютс  обрабатываемые по- л , а во все разр ды, не принадлежащие, группе обрабатываемых битов, йаписы- ваютс  нули. Исключение составл ет рпе раци  коньюнкци  полей, дл  которой в узле 8 маскировани  во всех разр дах, не принадлежащих группе обрабатываемых битов, записываютс  единицы (на фиг. 2 обрабатываемые пол  операндов А и А2-. обозначены соогветственно..через А ., А, А и А , A-2.,. , а остальные . пф  - через А , А , А|, д ц.А , А а А 5 , А 2 . С выхода уапа 8 ма6кир 0ва-.

нй  преобразованный второй операнд А поступает на второй вход арифметико логического узла 1, в.котором выполн етс  соответствующа  коду-операции логическа -операци  над полноразр дными словами. В результате на выходе узла 1 формируетс  слово Р, содержащее пол  результата выполнени  заданной логической операции, а в разр ды, не пртгаадле .жащие группе обрабатываемых бггтов, nei редаютс  значени  соответствующих paa-i р дов операнда А ..

2. Операции пересылок полей. Операци  пересылки полей .выполн етс  так же как логические операции с той лишь разницей , что в узле 7 маскировани  первогооперанда проводитс  поразр дна  операци  конъюнкци  операнда А / и обратного кода маски W , в соответствии с которой в операнде А выдел ютс 

группы битов, соответствующие нулевым значени м маски hi, а во все разр ды, соответствующтте единичным .значени м маски Wi, записываютс  нули. В арифме тико-логическом узле 1 выполн етс 

операци  сложени , и в результате на выходе узла. 1 формируетс  слово Р, в котором в пол х, выделенных маской, ht

содержатс  соответствующие пол  операнда AT. , а в остальных разр дах значени  соответствующих разр дов операнда А-( . Помен в операции, выполн емые в узлах 7 и 8 маскировани , в устройстве достигаетс  пересылка полей пообратной маске. Этим повышаетс  производительность обработки многословной информации при сдвиге одного операнда относительно другого благодар  использованию одной маски без перегрузки . ..

3.Операции пересылок инверсных полей . Устройство работает так же, как при выполнении предыдущей операции, однако в узлах 7 или 8 маскировани  перед соответствующей операцией маскиров ни  производитс  операци  инверсии одного из операндов. В результате на вьтходе узла 1. формируетс , слово Р, в котором в пол  одного из операндов вcтaв лены инверсные пол  другого операнда.

4.Сложение полей. В данном случае узлы 8 и 1 работают так же, как и в логических о.пераци х, а в узле 7 маскировани  первого операнда выполн етс  выделение обрабатываемых полей в операнде А, а во все разр ды, не принадлежщие группе обрабатываемых битов, записываютс  единицы. Преобразованные операнды поступают на входы узла 1, в котором производитс  сложение полнораз- р дных слов. Если возникает сигнал переноса из разр да сумматора, соответствующего положению старшего разр да одного из полей, например А (фиг. 2), то ой распростран етс  до следующего по старшш-ютву пол  ( , таккак воперанде

А выключеш-1ые из обработки биты устаг новлены в единичное .значение. Передрс из старшего пол  распростран етс  до выхода переноса из старщего разр да сумматора. В результате операции получаетс  сумма двух, операндов с исключенными группами битов в каждом oneранде . Использу  в узлах 7 и 8- маскировани  обратный, ход маски Ж, в устрой стве достигаетс  сложение полей по об ратной маске, что дает дополнительный эффект при сложении многословных опе рандов, когда один операнд сдвинут относительно другого.

Claims (1)

1. Если не маскировать первый операнд. в уапе 7, го в устройстве выполнитс  операци  сложени  полноразр дного кода операнда ч выделенных полай операи« да А. . . 5.Вычитание полей. Эта операци  выполн етс  так же, как операци  Сло жение полей, с той лишь разницей, что на выходе узла . 8 маскировани  формиру етс  обратный код преобразованного опе ранда А 2;, в узле 7 маскировани  происходит выделение полей операнда А с обнулением разр дов, не принадлежащих группе обрабатываемых битов, а в узел 1 блоком управлени  подаетс  сигнал переноса в младший разр д сумматора. Таким образом, в разр дах сумматора, соответствующих выделенным пол м, изводитс  сложение полей в дополнитель ном коде, т. е. вычитание. Если не маскировать первый операнд в узле 7, то в устройстве выполнитс  операци  вычитани  из прлноразр дного кода операнда А выделенных полей опе ранда А 2 . Использу  в этом случае в узле 8 маскировани  обратный код мас .ки nt , в устройстве достигаетс  вычитание из кода операнда А полей операнда А/2 , выдел емых обратной-маской что так же, как и при сложении полей, дает дополнительный эффект обработки миогословцых операндов. 6.Выделение полей. Соответствующий °коД операции КО поступает на вход блока 6 управлени . На входы арифметико-логического узла 1 поступает неизменный операнд A,j со входа устройства , а в качестве второго операнда поступает маска 1гц с регистра 4. В арифметико-л.огическом узле 1 выполн етс  соответствующа  коду операции логическа  или арифметическа  операци  над полноразр дными операндами. В результате возможных операций в устройстве можно выполнить выделение полей операнда А; , инверсию полей, обнуление полей, вставление единиц в пол  и т. д. Принцип работы устройства при выполнении операций над полноразр дными cлoвa fи и методы построени  на базе этого устройства, если рассматривать его как отдельный модуль, многомодуль ных устройств аналогичны принципам н методам, описанным в sj. Арифметическое устройство представл ет собой комбинационную логическую схему с одним регистром, вследствие чего врем  выполнени  всех основных операций определ етс  числом логических , уровней в цеп х, соедин ющих входы . и выходы устройства. Это обеспечивает увеличение скорости выполнени  опера-. ций над группами битов слова в 4-12 раз по сравнению со временем микропрограммного или програмглного исполнени  этих операций в прототипе при условии исполнени  обоих устройств на одинаковой элементной базе. Дополнительные затраты оборудовани  не превосход т 3% от общего объема оборудовани  прототипа. Формула изобретени  Устройство дл  выполнени  арифметических и логических операций над ело- вами, содержащее арифметико-логический узел, сдвигатель, узел формировани  признака нул , регистр, коммутаторы и блок управлени , причем выход сдвигател  соединен с первым выходом устройства , а выход узла формировани  признака нул  - со вторым выходом устройства, выход арифметико-логического узла подключен ко входу сдвигател  и первому входу первого коммутатора, выход которого соединен со входом регистра, выход которого соединен со вторым входом первого коммутатора и первым входом второго коммутатора, второй вход которого соединен с первым информационным входом устройства, выходы блока управлени  соединены с управл ющими входами сдвигател , арифметико-логического узла, регистра , первого и второго коммутаторов и узла формировани  признака нул , вход блока управлени  соединен с управл ющим входом устройства, отличающеес   тем, что, с целью повышени  производительности устройства, в него введены узлы маскировани  первого и второго операндов и узел маскировани  результата , причем первый вход узла маскировани  первого операнда соединен со вторым информационным входом устройства, первый вход узла маскировани  второго операнда соединен с выходом второго коммутатора , первый вход узла маскировани  ., результата соединен с выходом сдвигател , вторые входы узлов маскировани  операндов и результата соединены с выходом регистра, выходы узлов маскировани  первого и второго операндов соединены со входами арифметико-логического узла, управл ющие входы узлов маскировани  первого и второго операндов и узла маскировани  результата подключены к выходам управл ющих кодов маски блока управлени , выход узла ма ;кйр6ванй  результата подключен ко входу узла формировани  признака нул .,

   Источники- информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 538362, кл. Q 06 F 7/38, 1975.

   l-X.Ttiomois Adams , Sco-t-t /A..SmitVi Но, tii-t-btice favYi-iWes compare-.Par-b-I ,uAtlng procession elements,E,ect on-ics , August 3,1)78 .прототипу

   3.4- b-it еу.рапдаЪ.е bipoE.cir micv-o coY t -otter 5701 jblol-MonotitWc MevY oHes -incov-por-ateat.),Octobev-,19l5.