SU1493995A1 - Генератор последовательности р-чисел Фибоначчи - Google Patents
Генератор последовательности р-чисел Фибоначчи Download PDFInfo
- Publication number
- SU1493995A1 SU1493995A1 SU874353722A SU4353722A SU1493995A1 SU 1493995 A1 SU1493995 A1 SU 1493995A1 SU 874353722 A SU874353722 A SU 874353722A SU 4353722 A SU4353722 A SU 4353722A SU 1493995 A1 SU1493995 A1 SU 1493995A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- block
- register
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к автоматике, вычислительной технике и св зи и предназначено дл обработки оптимальных р-кодов Фибоначчи. Изобретение позвол ет расширить область применени путем декодировани чисел из оптимального р-кода Фибоначчи. Генератор последовательности р-чисел Фибоначчи содержит группу регистра 11-12р+1, сумматор 3, регистр 4 начального услови , блок 6 элементов ИЛИ, буферный регистр 10, блоки 111, 112 и 17 элементов И, группу блоков 131-13р+1 элементов И, преобразователь 14 оптимального кода в унитарный код, шифратор 15 и вычитатель 16 с соответствующими св з ми. 2 ил.
Description
314
Изобретение относитс к автоматике , вычислительной .технике и св зи и предназначено дл декодировани оп- тим. шьных р-кодов Фибоначчи.
Цель изобретени - расширение функционс-шьных возможностей за счет декодировани чисел в оптимальном р-коде Фибоначчи.
На фиг,1 представлена схема генератора последовательности р-чисел Фибоначчи; на фиг.2 - схема преобразовател оптимального кода в унитарный код (дл разр дности, равной восьми)
Генератор (фиг.1) содержит груп-, пу регистров 1,- 1гр-и информационный вход 2 генератора, сумматор 3, регистр 4 начального услови , вход 5 запуска генератора, блок 6 элементов ИЛИ, с первого по третий тактовые входы 7-9 генератора соответственно , буферный регистр 10, первый и второй блоки Иэлементов И
соответственно, выход 12 генератора, группу блоков. 13 - 13 р, элементов И, преобразователь 14 оптимального кода в унитарный код, шифратор 15, вычитатель 16, третий блок 17 элементов И.
Преобразователь 14 оптимального кода в унитарный код (фиг.2) содержит элементы И 18 , - 18.
Декодирование чисел в оптимальном р-коде Фибоначчи производитс согласно следующим соотношени м.
Число В, представл емое в опти- мальном р-коде Фибоначчи, и числе С, представл емое в оптимальном t-коде, св заны зависимостью (р /- t) :
В(п) С(п) - Фр(п-р-1);(1)
р двоичной оптимальной t-системе счислени Ш1Я заданного целого t О и любого натурального С существует поедставление С в виде
С Т с S у. (S);
S.1
С s О, при Ф4(5-1) С - C,v,(k) .Ф(5)
Cs О, при Ф (8-1)
C,Vt(k) Ф4(5)
пе
С
где
0при S О
1при О - S р
t
i ( ри s р
3995
.
при
(3)
1)-И , при S
Значени Vp(n) определ ют мощности п-разр дного оптимального р-кода Фи0 боначчи, а значени Ф,(п) - мощность п-разр дного оптимального t-кода.
Регистры 1,- 1 2ри сумматор 3, регистр 4 начального услови и блок 6 элементов ИЛИ образуют генератор
5 последовательности (3), при этом значение Ф.р(п-р-1) устанавливаетс на выходе регистра 1 , в(п-р)-м такте р боты. На вход 8 nocTvnaeT (п-р) так- овых импульсов. На вход 9 поступает
0 импульс по истечении (п-р) тактов. Блок 14, шифратор 15, буферный ре- гистр 10 образуют преобразователь оптимальной t-системы в двоичную систему .
Генератор работает следующим образом.
Перед началом работы все регистры обнулены. Работа начинаетс с подачи на вход 5 числа 1 в первом
0 такте работы. При зтом, в буферном регистре 10 записываетс дешифрированное число С. Далее значение фиксации (3) формируетс в регистре 1, в каждом такте работы путем сложе5 ни содержимого регистров 1 1 2р 4 на сумматоре 3 и перезаписи содержимого регистров , - Через (п-р) тактов в регистре 1 ., фиксиру- етс значение Фр(п-р-1). Потенциал
0 со входа 9 разрешает прохождение
информации через блоки 1 Ц, П j элементов И и однвовременно разрешает считывание из буферного регистра 10. На выходе вычитател 16 получает- ; оптимальное число 16 согласно выражению (1), поступающее на выход 12 генератора.
Claims (1)
- Формула изобретениГенератор последовательности р-чисел Фибоначчи, содержащий группу регистров, .сумматор, регистр начального услови , блок элементов ИЛИ, г три блока элементов И И группу блоков элементов И, причем вход запуска генератора соединен с первым входом блока элементов ИЛИ и с установочным входом регистра начального5 14939956услови , первые входы первого и вто-тем, что, с целью расширени обласрого блоков элементов И объединены ти применени за счет декодированлвыход блока элементов ИЛИ соединенчисел в оптимальном р-коде Фибоначчи,с информационным входом первого ре-он содержит буферный регистр, преобгистра группы, выход которого соеди-разователь оптимального кода в унинен с вторым входом первого блокатарный, шифратор и вычитатель, приэлементов И, первьЛ тактовьй вход.ем выходьГ первого и второго блоковгенератора соединен с входом разре элементов И группы соединены соот- шени сумматора, выход которого соедипо ветственно с входами ()- и с вторым входом блока элементов,„ слагаемь,х сумматора, третий тактоИШЦ выход k-oro (k . 1 2р) регист-«ьш вход генератора с перра групгпл соединен с информационным.. первого блока элементов Ивходом, (k + 1)-го регистра группы,-входы разрешайс записи регистров15 разрешени считыванигрупйЫ объединень,, соединены с пер-буферного регистра, выход котороговым входом третьего блока элементовсоединен с вторым входом второго бло-.И, с объединенными первыми входами элементов И, выход которого и вы .,ход первого блока элементов И соедиблоков элементов И группы и с вторымнены соответственно с входами уменьтактовым входом генератора,vвыходOQшаемого и вычитаемого вычитател , регистра начального услови соединен«выход которого вл етс выходом генес вторым входом третьего блока эле-BDIAUM f.,, -ратора. вход запуска и информационМеНТОВ И, выход которого и выходы бЛО- t-aiupa, м 7,,ный вход которого соединены соответ-ков элементов И, кроме двух младших uiui. и м-г- ственно с входом разрешени записигруппы соединены соответственно с25 - олидии tлбуферного регистра и с входом преоовходами слагаемых с первого по р-йuywepnui у кff .,разовател оптимального кода в униСуММаТОрОВ , выходы регистров с (р+1)-P«i3ueaicj/- 1 лтарный, выход которого соединен сго по (2р + 1)-й группы соединены со- ,ми.входом шифратора, выход которого соеответственно с вторыми входами бЛО-влидии .н , « к л., . ,хдинен с информационным входом буфер- ков элементов И с (р + 1)-го по пер-ЗО - - вьй группы, отличающийс «° ° регистра.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874353722A SU1493995A1 (ru) | 1987-11-30 | 1987-11-30 | Генератор последовательности р-чисел Фибоначчи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874353722A SU1493995A1 (ru) | 1987-11-30 | 1987-11-30 | Генератор последовательности р-чисел Фибоначчи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1493995A1 true SU1493995A1 (ru) | 1989-07-15 |
Family
ID=21346415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874353722A SU1493995A1 (ru) | 1987-11-30 | 1987-11-30 | Генератор последовательности р-чисел Фибоначчи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1493995A1 (ru) |
-
1987
- 1987-11-30 SU SU874353722A patent/SU1493995A1/ru active
Non-Patent Citations (1)
Title |
---|
1 4353722/24-24 30.I1.87 15.07.89. Бкш. К В.И. Ключко, В.Е Ткаченко, Ю.И. 26 Петухов, Николаев, Шпагин, П. В. В лых и Н.В. Ку ь681.3 (088.8) Авторское свидетельство СССР 986. Авторское свидетельство СССР № 14II 725, 1Ш. G 06 F I/02 , 23.01 № I324019, кл. G 06 F. 1/02, .87 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1493995A1 (ru) | Генератор последовательности р-чисел Фибоначчи | |
US3697977A (en) | Two phase encoder system for three frequency modulation | |
JPS5739671A (en) | Shrinking system for facsimile picture signal | |
SU1658156A1 (ru) | Формирователь тестов | |
SU1587637A1 (ru) | Преобразователь кода | |
SU1241260A1 (ru) | Устройство дл вычислени скольз щего среднего | |
SU1283778A1 (ru) | Устройство дл сопр жени группы вычислительных машин | |
SU843223A1 (ru) | Кодер совместимых кодов высокойплОТНОСТи | |
SU1280612A1 (ru) | Устройство дл делени в избыточном коде | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU497729A1 (ru) | Устройство дл мажоритарного декадировани двоичных кодов | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU1509897A1 (ru) | Сигнатурный анализатор | |
SU1767701A1 (ru) | Устройство дл кодировани | |
SU1246091A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1302437A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
JPH0227828A (ja) | デスタッフ回路 | |
SU966685A2 (ru) | Устройство дл сопр жени | |
SU1599857A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU976438A1 (ru) | Устройство дл определени длины строки символов | |
SU378833A1 (ru) | Устройство для ввода информации | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU773615A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
SU1057941A1 (ru) | Сумматор по модулю три | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал |