SU1485238A1 - Цифровой дифференциатор - Google Patents

Description

Изобретение относится к вычислительной технике и предназначено для дифференцирования цифрового сигнала. Цель изобретения - расширение частотного диапазона дифференцируемого сигнала. Устройство содержит два элемента 1, 2 задержки, вход 3, сумматор 4, первый 5 и второй 6 блоки умножения на постоянный коэффициент, выход 7, третий блок 8 умножения на постоянный коэффициент.

Цель достигнута за счет введения дополнительного блока умножения на постоянный коэффициент и изменения значений коэффициентов. 1 ил. С·

4^

00

СЛ

ю

СО

оо

3

1485238

4

Изобретение относится к вычислительной технике и может быть использовано для дифференцирования цифрового сигнала.

Цель изобретения - расширение частотного диапазона дифференцируемого сигнала.

На чертеже изображена блок-схема цифрового дифференциатора.

Дифференциатор содержит первый 1 и второй 2 элементы задержки, вход 3, сумматор 4, первый 5 и'Второй 6 блоки умножения на постоянный коэффициент, выход 7, третий блок 8 умножения на постоянный коэффициент.

Цифровой дифференциатор работает следующим образом.

На вход 3 поступают цифровые значения дискретных выборок входного сигнала υ_βχ с частотой цифровой дискретизации £₅ = 1/Т. В момент времени пТ, где η - 1, 2, 3,..., выборки входного сигнала распределяются следующим образом. С входа 3 на первый вход сумматора 4 поступает цифровое значение выборки X (пТ).

На выходах первого 1 и второго 2 элементов задержки значения выборок равны соответственно Х(пТ-Т) и Х(пТ-2Т). Цифровые значения выборок Х(пТ-Т) и Х(пТ-2Т) с выходов элементов 1 и 2 задержки соответственно через соответствующие блоки 8 и 5 поступают соответственно на третий

и второй входы сумматора 4. Выходное напряжение и_еыУ4 сумматора 4 с учетом постоянных коэффициентов К,, и Κζ) равно

⁵ Х_вь,_ч=Х(пТ)-1,3333 Х(пТ-Т) +

+0,3333'Х(пТ-2Т)

и поступает через блок 6 умножения на выход 7. Выходное напряжение циф10 рового дифференциатора равно Υ(ηΤ)=1,5Χ(ηΤ)-2Χ(ηΤ-Τ)+

+Ο,5Χ(ηΤ-2Τ).

Claims (1)

1. Формула изобретения

   15

   Цифровой дифференциатор, содержащий два элемента задержки, два блока умножения на постоянный коэффициент и сумматор, причем вход дифференциа20 тора соединен с первым входом сумматора и входом первого элемента задержки, выход которого через второй элемент задержки соединен с входом первого блока умножения на постоян25 ный коэффициент, выход которого соединен с вторым входом сумматора, выход которого соединен с выходом дифференциатора, отличающийс. я тем, что, с целью расширения

   20 частотного диапазона дифференцируемого сигнала, в него введен третий блок умножения на постоянный коэффициент, вход которого соединен с выходом первого элемента задержки, а выход подключен к третьему входу суй35 матора.