SU1005299A1 - Цифро-частотный умножитель - Google Patents

Description

1 Изобретение, относитс  к автомати-Ке и вычислительной.технике и пред|назначено дл  использовани  в уст ройствах преобразовани  информации дл  умножени  частоты следовани  импульсов .

Известен преобразователь кодчастота , содержащий счетчик, состо щий из ЭК-триггеров, к инверсным входам которых подключены элементы И, выходы которых подключены ко входам элемента ИЛИ р J.

Недостатком данного устройства  вл етс  узкий диапазон изменени  преобразуемого кода.

Наиболее близким по технической сущности к предлагаемому  вл етс  умножитель , содержащий счетчик-делитель , р азр дные выходы которого подключены к соответствующим импульсным входам импульсно-потенциальных схем совпадени , потенциальные входы которых  вл ютс  установочными, а выходы подключены ко входам элемента ИЛИ 2,

Недостатком данного устройства  вл етс  узкий диапазон изменени  коэффициента ,умноженй Т

Целью изобретени   вл етс  расширение диапазона изменени  коэффициента умножени . .

. Поставленна  цель достигаетс  тем, что в устройство, содержащее импульсно-потенииальные элементы совпадени , элемент ИЛИ и счетчик-делитель, выходы которого подключены к соответ- . ствующим импульсным входам импульснопотенциальных элементов совпадени , потенциальные входы которых подключены к шинам установки, а выходы подключены ко входам элемента- ИЛИ, введен дополнительный импульсно-потенциальный элемент совпадени , потенциальный вход которого соединен с шиной установки импульсный вход подключен ко входу счетчика-делител , а выход - к дополнительному входу эле- . мента ИЛИ. 310 На чертеже представлена структурна  схема устройства. Цифро-частотный умножитель содержит счетчик-делитель 1, импульснспотенциальные элементы совпадени  .2-1,,..,2-п,2-(п+1), элемент 3 ИЛИ. Устройство работает следующим образом . Импульсна  последовательность X с частотой fy поступает на в.ход счет чика 1, на выходе каждого разр да ко торого возникают импульсные последовательности с частотами , fx f X 2Г , где n - число разр дов счетчика 1. На потенциальны входы схем 2-1,...,2-п,2-(п+1) пода етс  код числа N, задающего коэффициент умножени , причем старший разр д кода подаетс  на вход устройства 2-(п+1), а младший разр д на вход схемы 2-1, импульсный вход которой подключен к старшему разр дному выходу счетчика 1. Если какиелибо разр ды кода принимают значение 1, то соответствующие схемы 2-12-п, 2-{п+1) открываютс  и на выходе элемента 3 по вл етс  последовательность импульсов Z со сред ней частотой f2, определ емой из выражени  f2 Nn4l-f х-2 +Nn-fK-2- +,..., + Nvfx-2-,(1) где N - значение i-го разр да кода числа N, равное 1 или О или п+1 . ,,..(2) Учитыва , что N. Ь-1 запишем выражение (2) дл  выходной частоты цифро-частотного умножител  f X N f2 fx- k ,

где k -y(f - коэффициент умножени .

Диапазон изменени  коэффициента умножени 

,(6)

где N,N,- соответственно минимальное и максимальное значение числа N.

Claims (2)

1.Путников B.C. Интегральна  электроника в измерительных устройствах . Л., 1980, с. 238-2 0.

2.Патент США № 2910237, кл. 32837 , 1959.