SU1481756A1 - Цифровой накопитель с дробной переменной емкостью - Google Patents
Цифровой накопитель с дробной переменной емкостью Download PDFInfo
- Publication number
- SU1481756A1 SU1481756A1 SU874308094A SU4308094A SU1481756A1 SU 1481756 A1 SU1481756 A1 SU 1481756A1 SU 874308094 A SU874308094 A SU 874308094A SU 4308094 A SU4308094 A SU 4308094A SU 1481756 A1 SU1481756 A1 SU 1481756A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- code
- register
- Prior art date
Links
- 239000011148 porous material Substances 0.000 claims 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к измерительной и вычислительной технике и может быть использовано дл суммировани импульсных последовательностей в цифровых синтезаторах частот с любым дискретом изменени выходной синтезируемой частоты. Цель изобретени - повышение быстродействи и упрощение цифрового накопител . Цифровой накопитель содержит мультиплексоры 1 и 11, сумматоры 2 и 12, регистры 3-5, управл емый делитель частоты 13, вход 6 кода, вход 7 управлени целочисленной величиной изменени емкости, вход 14 управлени дробной величиной изменени емкости, выходы 8 и 9, тактовый вход 10, вход 15 управлени коэффициентом делени частоты. 1 ил.
Description
Изобретение относитс к области измерительной и вычислительной техники и может быть использовано дл суммировани импульсных последовательностей в цифровых синтезаторах частот с любым дискретом изменени выходной синтезируемой частоты .
Цель изобретени - повышение быстродействи и упрощение цифрового накопител .
На чертеже представлена функциональна схема цифрового накопител с дробной переменной емкостью.
Цифровой накопитель содержит мультиплексор 1, сумматор 2, регистры 3-5, вход 6 кода (К), вход 7 управлени це- лочисленной величиной изменени емкости накопител (М), выходы 8 и 9, тактовый вход 10, мультиплексор 11, сумматор 12, управл емый делитель 13 частоты, вход 14 управлени дробной величиной изменени емкости (f}), вход 15 управлени коэффициентом делени частоты.
Первый информационный вход мультиплексора 1 вл етс входом 6 кода (К)
цифрового накопител , выходами 8 и 9 которого вл ютс соответственно выход переноса сумматора 2 и выход регистра 3, тактовый вход которого соединен тактовым входом 10 цифрового накопител (тактова частота /т). Второй информационный вход мультиплексора 1 соединен с выходом мультиплексора 11, а выход мультиплексора 1 соединен с входом регистра 4, выход которого соединен с вторым входом сумматора 2, первый вход и выход которого соединены соответственно с выходом и входом регистра 3.
Вход регистра 5 соединен с выходом переноса сумматора 2 и входом управлени регистра 4, выход регистра 5 соединен с управл ющим входом мультиплексора 1 и входом управл емого делител 13 частоты, выход которого соединен с входом управлени мультиплексора 11. Информационные входы мультиплексора 11 соединены соответственно с первым входом сумматора 12 и выходом суммы сумматора 12, первый вход которого соединен с входом 7 управлени целочисленной величиной изменени емкости
Јь
00
д ел
05
равный периоду следовани выходных импульсов переполнени накопител , и с частотой , определ емой коэффициентом делени а, задаваемым программно к входу 15.
накопител (М), а второй - подключен к2K-f-M-j-L и начинаетс новый цикл рабовходу 14 управлени дробной величиной из- ты накопител , в котором емкость будет менени емкости накопител (|3). Тактовые равна R-М.
входы регистров 3-5 объединены и подклю-Сигнал с выхода регистра 5 поступает
чекы к тактовому входу 10 накопител - на вход управл емого делител 13, кото- (/т). Накопитель работает следующим обра- рый вырабатывает импульс, по длительности зом. Сумматор 12 суммирует код М, поступающий с входа 7, с кодом р, поступающим с входа 14, в результате чего на выходе сумматора 12 формируетс код суммы М + р. Таким образом, на первый инфор- Ю Таким образом на выход мультиплексора мационный вход мультиплексора 11 непре- 11 пропускаетс код М+Р только в мо- рывно поступает код М, а на второй инфор- менты времени, определ емые коэффициен- чационный вход-код M-f-р. Если сигнал, том делени управл емого делител 14, поступающий с выхода управл емого делите- т. е. один раз за а циклов работы нако- л 13 частоты на управл ющий вход муль- |5 пител . В результате чего в (а-1) цик- типлексора 11, равен нулю, то на второй лах работы накопител его емкость равна информационный вход мультиплексора 1 , а в одном цикле R-М-р. Сред- будет поступает код М. Пока сигнал переноса сумматора 2 равен нулю, на выход мультиплексора 1 будет проходить код К с первого информационного входа мульти- 20 плексора 1, этот код по тактовым импульсам записываетс в регистр 4, который при нулевом значении переноса с сумматора 2 работает в режиме записи и хранени иннее значение емкости накопител за а циклов равно
(K-M)(a-l)+(R-M-M R м р aJ
Из этого выражени следует, что измен значени кода р и коэффициент делени а управл емого делител 13 частоформации . Код К в сумматоре 2 склады- „ ты, можно получить любую дискрету изме- ваетс с выходным кодом регистра 3, код нени емкости накопител .
суммы подаетс на вход регистра 3 и следующим тактовым импульсом записываетс в регистр 3.
Когда в одном из тактов работы, накопитель переполн етс , т. е. значение сум- зо мы на выходе сумматора 2 достигнет или превысит величину емкости накопител , в сумматоре 2 образуетс остаток L, а на выходе 8 - сигнал переноса, равный логиДл обеспечени работоспособности данного цифрового накопител с дробной переменной емкостью необходимо выполнение следующих условий:
IP, +TSZ T0;
тл +ти, о;
Тр, +тн« То;
TIS+TM.,, -|-тщ 7вы,
где Tf5, TPVTpj- врем задержки записи регистров 3-5 соответственно;
, Тп« - врем задержки сумматора 2, сумматора-2 до выхода переноса соответственно;
TMI , т„„ - врем задержки мультиплексоров I и 11.
Claims (1)
- Формула изобретени Цифровой накопитель с дробной переческой единице. Этот сигнал поступает на вход управлени видом операции регистра 4 35 и переводит его в режим сдвига.В следующий такт работы накопител регистр 4 сдвигает выходную информацию - код К на один двоичный разр д в сторону старших разр дов, что равносильно операции умножени кода К на два. Та- 40 ким образом на вход сумматора 2 в этот такт работы накопител будет проходить код, соответствующий 2К.Этим же тактовым импульсом в регистр3 записываетс остаток сумматора 2, в ,«- менной емкостью, содержащий первый и вто- регистр 5 - единица переноса, на выход рой сумматоры, первый и второй мульти- мультиплексора I пройдет код М с второ-плексоры, первый, второй и третий регистго информационного входа, на выходе сум- ры и управл емый делитель частоты, пер- матора 2 получаетс код суммы 2K., сиг-зый информационный вход первого мульнал переноса на выходе 8 становитс рав-типлексора соединен с входом кода цифроным логическому нулю, который поступа- ;0 зого накопител , первый и второй выходы ет на вход управлени видом операцииустройства соединены соответственно с выхорегистра 4 и переводит его в режим за- дами переноса первого сумматора и-первого писи и хранени .регистра, тактовый вход которого соединенВ следующий такт работы накопител с тактовым входом цифрового накопител в регистр 5 записываетс нуль с выходаи тактовыми входами второго и третьегопереноса сумматора 2, в регистр 4 - код 55 регистров, информационный вход третьего ре- М, в регистр 3 - код 2K+L, на выход гистра соединен с выходом переноса первого мультиплексора I вновь поступает код К сумматора, а выход - с тактовым входом с первого информационного входа, на выхо-управл емого делител частоты и с управде сумматора 2 получаетс код суммыл ющим входом первого мультиплексора,равный периоду следовани выходных импульсов переполнени накопител , и с частотой , определ емой коэффициентом делени а, задаваемым программно к входу 15.на вход управл емого делител 13, кото- рый вырабатывает импульс, по длительности Таким образом на выход мультиплексора 11 пропускаетс код М+Р только в мо- менты времени, определ емые коэффициен- том делени управл емого делител 14, т. е. один раз за а циклов работы нако- пител . В результате чего в (а-1) цик- лах работы накопител его емкость равна , а в одном цикле R-М-р. Сред-на вход управл емого делител 13, кото- рый вырабатывает импульс, по длительности Таким образом на выход мультиплексора 11 пропускаетс код М+Р только в мо- менты времени, определ емые коэффициен- том делени управл емого делител 14, т. е. один раз за а циклов работы нако- пител . В результате чего в (а-1) цик- лах работы накопител его емкость равна , а в одном цикле R-М-р. Сред-нее значение емкости накопител за а циклов равно(K-M)(a-l)+(R-M-M R м р aJДл обеспечени работоспособности данного цифрового накопител с дробной переменной емкостью необходимо выполнение следующих условий:IP, +TSZ T0;тл +ти, о;Тр, +тн« То;TIS+TM.,, -|-тщ 7вы,где Tf5, TPVTpj- врем задержки записи регистров 3-5 соответственно;, Тп« - врем задержки сумматора 2, сумматора-2 до выхода переноса соответственно;TMI , т„„ - врем задержки мультиплексоров I и 11.Формула изобретени Цифровой накопитель с дробной переной емкостью, содержащий первый и вто- сумматоры, первый и второй мульти- ксоры, первый, второй и третий региствыход которого соединен с информационным входом второго регистра, выход которого соединен с первым входом первого сум-, матора, второй вход и выход которого соединены соответственно с выходом и информационным входом первого регистра, выход управл емого делител частоты соединен с управл ющим входом второго мультиплексора , первый информационный вход которого соединен с первым входом второго сумматора и с входом управлени целочисленной величиной изменени емкости цифрового накопител , при этом второй вход второго сумматора соединен с входом управлени дробной величиной изменени емкости цифрового накопител , а выход - с вторым информационным входом второго мультиплексора , причем информационный вход уп равл емого делител частоты соединен с входом управлени коэффициентом делени частоты цифрового накопител , отличающийс тем, что, с целью повышени быстродействи и упрощени устройства, выход второго мультиплексора соединен с вторым информационным входом первого мультиплексора , а выход переноса первого сумматора соединен с входом управлени видом операции второго регистра.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874308094A SU1481756A1 (ru) | 1987-09-21 | 1987-09-21 | Цифровой накопитель с дробной переменной емкостью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874308094A SU1481756A1 (ru) | 1987-09-21 | 1987-09-21 | Цифровой накопитель с дробной переменной емкостью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1481756A1 true SU1481756A1 (ru) | 1989-05-23 |
Family
ID=21328508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874308094A SU1481756A1 (ru) | 1987-09-21 | 1987-09-21 | Цифровой накопитель с дробной переменной емкостью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1481756A1 (ru) |
-
1987
- 1987-09-21 SU SU874308094A patent/SU1481756A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1162040, кл. Н 03 К 23/66, 1985. Авторское свидетельство СССР № 1374426, кл. Н 03 К 23/66, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4785411A (en) | Cascade filter structure with time overlapped partial addition operations and programmable tap length | |
SU1481756A1 (ru) | Цифровой накопитель с дробной переменной емкостью | |
SU1335994A1 (ru) | Интегратор с воспроизведением вариаций интеграла | |
SU748880A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1013872A1 (ru) | Измеритель сдвига фаз | |
SU1171774A1 (ru) | Функциональный преобразователь | |
SU1261111A2 (ru) | Цифровой накопитель (его варианты) | |
SU1571612A1 (ru) | Цифровой коррел тор сигналов различной доплеровской частоты | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора | |
SU1185339A1 (ru) | Устройство дл вычислени вычетов числа по двум произвольным модул м | |
SU1645966A1 (ru) | Устройство дл вычислени преобразовани Фурье - Галуа | |
SU1718230A1 (ru) | Разделитель коррелограмм | |
SU1596347A1 (ru) | Устройство дл цифровой фильтрации | |
SU942247A1 (ru) | Цифровой нерекурсивный фильтр | |
SU1550514A1 (ru) | Волновой цифровой интегратор | |
SU1162040A1 (ru) | Цифровой накопитель | |
SU663068A1 (ru) | Цифровой умножитель частоты | |
SU1732344A1 (ru) | Цифровой накопитель | |
SU1280390A1 (ru) | Цифровой фильтр | |
SU1115053A1 (ru) | Число-импульсный экспоненциальный преобразователь | |
RU2057364C1 (ru) | Программируемый цифровой фильтр | |
SU1092516A1 (ru) | Цифровой генератор синуса | |
SU1352482A1 (ru) | Умножитель частоты | |
SU1665385A1 (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
SU1471201A1 (ru) | Устройство дл умножени матриц |