SU1280390A1 - Цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к области цифровой обработки сигналов и может быть использовано дл . вычислени  .сумм произведений, дискретного преобразовани  Фурье, обработки речи и изображений в реальном масштабе времени . Цель изобретени  - повьшение быстродействи . Поставленна  цель достигаетс  за счет того, что цифро- . вой фильтр состоит из блоков 2,5,6, 7,9,21,22 посто нной пам ти, блока 27 элементов И, блока 6 посто нной

Description

пам ти коэффициентов, сумматора 251 J4-I6, сумматора 13, регистра J

по модулю два, элемента 24 НЕ, четы-результата, блока 8 синхронизации,

рех элементов 17-20 И, двух мульти-блока 23 предварительного округлеплексоров 10,11, четырех регистровни , 1 з.п, ф-лы, 3 ил.

1280390

.1

Изобретение относитс  к цифровой обработке сигналов и может быть использовано дл  вычислени  сумм произведений , дискретного преобразовани - Фурье, обработки речи и изображений в реальном времени.

Цель изобретени  - повышение быстродействи  устройства.

На фиг.1 представлена структурна  схема цифрового фильтра; на фиг.2 блок-схема блока предварительного округлени ; на фиг.3 - блок управлени .

Цифровой фильтр содержит регистр 1, блок 2 посто нной пам ти, регистр 3 результата, информационный выход 4 устройства, блок 5 посто нной пам ти, блок 6 посто нной пам ти коэффициентов, блок 7 посто нной пам ти , блок 8 синхронизации, блок 9 посто нной пам ти, мультиплексоры 10 и 1, двоичный реверсивный счетчик 12, двоичный сумматор 13, регистры 14-16, элементы И 17-20, блоки 21 и

22посто нной пам ти, блок 23 предварительного округлени , элемент

НЕ 24, сумматор 25 по модулю два, вход 26 знака информации устройства, блок элементов И 27, информационный вход 28 устройства, первый выход 29 блока управлени  устройства, вход 30 запуска устройства, вход 31 синхронизации устройства, второй 32, третий 33, четвертый 34 и п тый 35 выходы блока управлени  устройством, Блок предварительного округлени 

23образуют блоки 36 и 37 посто нной пам ти, выход 38 и грулпа входов 39.

Блок управлени  устройством содержит RS-триггер 40, элементы И 41 и 42, элемент НЕ 43, двоичный счетчик 44 и одновибратор 45.

Устройство работает следующим образом .

В основу работы цифрового фильтра положена следующа  формула:

у-г

-Ни с i-r,

где Y - результат фильтрации; и. - входна  информаци ; Н - фильтровые коэффициенты,

В исходном состо нии блок элементов И 27 закрыт дп  прохода информации низким уровнем на первом выходе 29 блока управлени  устройством В. По отрицательному импульсу, цришедше му на вход 30 запуска устройства, RS-триггер 40 переходит в состо ние I, а на выходе элемента НЕ 43 и, соответственно, на четвертом выходе 34 блока управлени  устройством 8 формируетс  положительный импульс, который обнул ет все регистры 1, 3, 14 - 16 и счетчики 12 и 44 устройства . Б результате этого на втором выходе 32 блока управлени  устройством 8 устанавливаетс  начальный (нулевой ) код. По окончании импульса запуска на первом выходе 29 блока управлени  устройством 8 по вл етс  положительный уровень, открывающий группу элементов И 27 дл  прохода информации.

Отрицательные импульсы синхронизации  вл ютс  стробами информации. Длительность этих импульсов определ етс  продолжительностью тракта обработки информации, состо щего из следующих этапов.

Этап I. Информаци , прошедша  через блок элементов И 27, перекодируетс  в блоке 7 в код СОК. Параллельно осуществл ет   выборка коэффициентов из блока 6 в соответствии с адресом, установленным на втором выходе 32 бло§а управлени  устройством 8.

Этап II. В блоке 5 производитс  умножение информации на числовое значение фильтрового коэффициента. Параллельно на сумматоре 25 по модулю два определ етс  знак результата умножени  . Этап.III. Результат умножени  округл етс  в блоке 23 предварительного округлени . Параллельно в соответствии со знаком результата умноже ни , определ емым состо нием выхода сумматора 25 по модулю два (О соответствует знаку +, 1 - знаку -), открываетс  элемент И 17 или 18 и осуществл етс  выборка содержимого одного из регистров (1, 14) с помощью мультиплексора 11. Этап IV. Округленный результат на сумматорах 2 и 22 складываетс  с числом , поступившим с выхода мультиплексора 1 1. Этап V. В блоке 9 производитс  формирование сигналов переноса и поправок к старшим разр дам результата. Одновременно в соответствии с наличием (или отсутствием) переноса в старшие разр ды открываютс  (или закрываютс ) элементы И 19 или 20 и производитс  выборка соответствующего результата сложени  с помощью мультиплексора 10.

1

По положительному фронту сигнала синхронизации происходит изменение состо ни  двоичного счетчика 44 и формирование положительного фронта тактового сигнала, который, пройд  через открытый элемент И 17 или 18, производит запись информации в соответствук цие регистры поправки и регистр и осуществл ет соответствующее изменение состо ни  двоичного реверсивного счетчика 12 (если имеетс  сигнал переноса в старшие разр ды). Временной интервал, xapaктepизyюшJ йс  высоким уровнем на входе синхронизации устройства 31, служит дл  смены информации на информационном входе 28 устройства.

По отрицательному импульсу синхронизации последнего такта двоичный счётчик 44 формирует импульс переполнени , по окончании которого одновиб-50

Claims (2)

1. ратор 45 вырабатывает другой отр цательный импульс, который, с одной стороны, перебрасывает в состо ние О RS-триггер 40, а с другой стороны , своим положительным фронтом записывает информацию в регистр 3 результата . Длительность отрицательного импульса одновибратора должна обеспечить вьтолнение следующих oneподключены соответственно к первому выходу блока посто нной пам ти коэффициентов и выходу второго блока посто нной пам ти, третий блок посто нной пам ти, блок синхронизации, первый регистр и регистр результата, выход которого  вл етс  информационным выходом фильтра, отличающийс  тем, что, с целью повьштени  быстродействи , в него введены четвертый, п тый, шестой, седьмой и восьмой блоки посто нной пам ти, блок элементов И, сумматор по модулю два, элемент НЕ, четыре элемента И, два мультиплексора, второй, третий и четвертый регистры, сумматор и реверсивный счетчик, первый выход блока синхронизации подключен к первому входу блока элементов И, выход которого подключен к адресному входу второго блока посто нной пам ти, второй выход блока синхронизации подключен к адресному входу блока пам ти коэффициентов , второй выход которого подмодулю два, выход которого подключен к управл ющему входу первого мультиплексора , первому входу первого элемента И и входу элемента НЕ, выход которого подклк)чен к первому входу второго элемента И, выход которого подключен к тактовым входам первого и второго регистров и первому входу третьего элемента И, выход которого раций: запись поправки в регистр 15 или 16; сложение положительной и отрицательной поправок на двоичном сумматоре 13 и работа блока 9 по преобразованию старших разр дов результата , поступающих с двоичного реверсивного счетчика 12 в пр мом или дополнительном двоичном коде в том случае , когда информаци  положительна  или отрицательна , и поправки к старшим разр дам результата, поступающей . с двоичного сумматора 13 в аналогичном виде. Переход RS-триггера 40 в состо ние О закрывает элементы И 41 -и 42 и, таким образом, переводит устройство в ждущее состо ние. Дл  начала нового цикла фильтрации снова необходим запуск устройства. Формула изобретени  1. Цифровой фильтр, содержащий блок посто нной пам ти коэффициентов и первый блок посто нной пам ти, первьй и второй адресные входы которого ключен к первому входу сумматора по подключенк суммирующему входу реверсивного счетчика, информационный выход которого подключен к первому адресному входу четвертого блока посто нной пам ти, выход которого подключен к информационному входу регистра результата, третий выход блока синхронизации подключен к вторым входам первого и второго элементов И, выход первого элемента И подключен к тактовым входам третьего и четвертого регистров и первому ,входу четвертого элемента И, выход которого подключен к вычитающему входу реверсивного счетчика, вход обкупени  которого объединен с входами обнулени  регистра результата, первого , второго, третьего и четвертого регистров и подключен к четвертому выходу блока синхронизации, п тый вы ход которого подключен к тактовому входу регистра результата, выход пер вого блока посто нной пам ти подключен к первому адресному входу п того блока посто нной пам ти и адресному входу шестого блока посто нной пам ти , выход которого подключен к второму адресному входу п того блока посто нной пам ти, выход, которого подключен к первым адресным входам третьего и седьмого блоков посто нной пам ти, выход третьего блока пос то нной пам ти подключен к первому информационному входу второго мульти плексора и адресному входу седьмого блока посто нной пам ти, первый и второй выходы которого подключены к информационным входам соответственно второго и третьего регистров, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого подключен к второму адресному входу четвертого блока пос то нной пам ти, выход седьмого блока посто нной пам ти подключен к второму информационному входу второго мультиплексора, выход которого подключен к информационным входам первого и четвертого регистров, выходы которых подключены соответственно к первому и второму информационным входам первого коммутатора, выход которого подключен к вторым адресным входам третьего и седьмого блоков посто нной пам ти, вход запуска и тактовый вход блока синхронизации  вл ютс  соответственно входом запуска и входом синхронизации фильтра, входом знака информации, информационным входом которого  вл ютс  соответственно второй вход сумматора по модулю два и второй вход блока элементов И,
2. 2. Фильтр попЛ,отличающ и. и с   тем, что блок синхронизации содержит RS-триггер, два элемента И, элемент НЕ, счетчик и одновибратор , выход которого  вл етс  п тым выходом блока и подключен к R-входу RS-триггера, выход которого подключен к первым входам первого и второго элементов И, выход второго элемента И  вл етс  третьим выходом блока и подключен к счетному входу счетчика , пр мой выход которого  вл етс  вторым выходом блока, а инверсный подключен к входу одновибратора, выход элемента НЕ подключен к входу обнулени  счетчика и  вл етс  четвертым выходом блока, первым выходом которого йвл етс  выход первого элемента И, первый вход которого объединен с входом элемента НЕ, S-входом RS-триггера и  вл етс  входом запуска блока, тактовым входом которого  вл етс  второй вход второго элемента И.