SU1441374A1 - Information output device - Google Patents
Information output device Download PDFInfo
- Publication number
- SU1441374A1 SU1441374A1 SU874311740A SU4311740A SU1441374A1 SU 1441374 A1 SU1441374 A1 SU 1441374A1 SU 874311740 A SU874311740 A SU 874311740A SU 4311740 A SU4311740 A SU 4311740A SU 1441374 A1 SU1441374 A1 SU 1441374A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- register
- information
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение отиоситс к вычислительной технике и может быть использовано в различных системах управлени в составе устройств дл вывода командной информации. Цель изобретени - повышение надежности устройства при нарушении нормальной работы управл ющей ЭВМ путем дополнительной блокировки вывода информащш. Устройство дл вывода информации содержит депшфратор 1, триггеры 3,12 и 13, регистр 7, элементы И 5,9 и 14, одно- вибратор 10 и элемент ИЛИ П. 1 л.The invention is compatible with computing and can be used in various control systems as part of devices for outputting command information. The purpose of the invention is to increase the reliability of the device in the event of a malfunction of the control computer by additional blocking of the information output. The device for outputting information contains depxfrator 1, triggers 3.12 and 13, register 7, elements AND 5.9 and 14, a single vibrator 10, and element OR P. 1 l.
Description
Изобретение относитс к вычислительной технике и может быть использовано в различных системах управле- 1ШЯ в составе устройств дл вывода командной информации.The invention relates to computing and can be used in various control systems as part of devices for outputting command information.
Цель изобретени - повьшение надежности устройства.The purpose of the invention is to increase the reliability of the device.
На чертеже изображена функциональна схема устройства дл вьшода ин- формации.The drawing shows a functional diagram of the device for the output of information.
На чертеже обозначены дешифратор I, входы 2 адреса данных устройства, первый триггер 3, вход 4 синхронизации устройства, второй элемент И 5, управл ющий вход 6 Вьшод устройства , регистр 7, вход 8 сброса устройства , первьй элемент И 9, одновибра- тор 10, элемент ИЛИ 11, второй триггер 12, третий триггер 13, третий элемент И 14.The drawing shows the decoder I, the inputs 2 of the device data addresses, the first trigger 3, the synchronization input 4 of the device, the second element 5, the control input 6 the device's output, the register 7, the device 8 input 8, the first element 9, the single-oscillator 10 , element OR 11, second trigger 12, third trigger 13, third element AND 14.
Устройство работает следующим образом .The device works as follows.
В исходном состо нии (устройство не выбрано) выходы дешифратора 1, элемента И 9 наход тс в состо нии О, инверсный выход одновибратора 10 - в состо нии 1. Этот Уровень через элемент ИЛИ 1I подаетс на R- вход регистра 7, поддержива его вы- ходы в нулевом состо нии, и на R-вход третьего триггера 13, на выходе которого , таким образом, устанавливаетс О, который запирает второй элемент И 5, блокиру прохождение через него сигнала Вьшод с управл ющего входа 6. Дл вывода информации управл ющей ЭВМ необходимо произвести предварительно установку третьего триггера 13 в состо ние 1. Дл этого управ- л юща ЭВМ выставл ет на входы 2 адрес третьего триггера 13, при этом на втором выходе дешифратора 1 по вл етс активный уровень Г. По переднему (положительному) фроиту сиг- нала синхронизации с входа 4 на выходе элемента И 9 по вл етс активный уровень 1, что приводит к запуску одновибратора 10, на выходе которого в течение времени Т устанавливаетс уровень О, в результате чего при отсутствии (О) сигнала сброса с входа 8 на выходе элемента ИЛИ I1 устанавливаетс О, который разрешает работу регистру 7 и третьему триггеру 13, не измен при этом состо ни их выходов, на выходе второго триггера 12 устанавливаетс уровень 1, который передаетс на первый входIn the initial state (the device is not selected) the outputs of the decoder 1, the element And 9 are in the state O, the inverse output of the one-vibrator 10 is in the state 1. This Level through the element OR 1I is fed to the R input of the register 7, maintaining it - moves in the zero state, and on the R input of the third trigger 13, on the output of which, therefore, O is set, which locks the second element And 5, blocking the passage of the V signal from the control input 6 through it. To output the information of the control The computer must be pre-installed the third trigger 13 to state 1. For this, the control computer sets the address of the third trigger 13 to inputs 2, and the second output of the decoder 1 shows the active level D. According to the forward (positive) synchronization signal from the input 4 at the output of the element AND 9, an active level 1 appears, which causes the one-shot 10 to start, the output of which during the time T is set to the level O, resulting in the absence (O) of a reset signal from the input 8 at the output of the element OR I1 is set Oh, which allows the work of the register 7 and three the second trigger 13 does not change the state of their outputs, the output of the second trigger 12 is set to level 1, which is transmitted to the first input
5five
, ,
5 0 50
0 5 0 з Q j 0 5 0 s Q j
третьего элемента И 14. Затем управл юща ЭВМ выставл ет на входы 2 данные , (в данном случае безразлично какие ), которые никак не измен ют состо ние устройства. Команда Вывод, поданна с управл ющего входа 6, открывает третий элемент И 14, на выходе которого устанавливаетс уровень 1, который переводит выход третьего триггера 13 в разрешающее состо ние (уровень 1).the third element And 14. Then the control computer exposes data to inputs 2, (in this case it doesn’t matter what), which in no way changes the state of the device. The Output command given from control input 6 opens the third element AND 14, at the output of which a level 1 is set, which puts the output of the third trigger 13 into the enabling state (level 1).
Управл юща ЭВМ последовательно снимает команду Вывод с управл кще- го входа 6, сигнал синхронизации с входа 4 и данные с входов 2. Таким образом, на третьем входе элемента И 5 устанавливаетс разрешающий уровень I, и устройство готово дл приема и передачи информации на внешние устройства, дл чего управл юща ЭВМ в течение времени Т Тр выставл ет на входы 2 адрес регистра 7, при этом второй выход дешифратора 1 переходит в состо ние О, а на первом выходе устанавливаетс активный уровень 1. По сигналу синхронизации на выходе второго триггера 12 устанавливаетс уровень О, а на выходе первого триггера 3 - уровень 1, который подаетс на первый вход второго элемента И 5. Управл юща ЭВМ выставл ет на входы 2 данные, подлежащие выводу, на входы 6 - команду Вывод, котора открывает второй элемент И 5 на выходе которого по вл етс активный уровень 1, который передаетс на С-вход регистра 7, вызыва запись данньк, поданных с входов 2 на информационные входы регистра 7. На выходах регистра 7 устанавливаетс информаци , подлежаща выводу. Управл юща ЭВМ снимает команду Вывод. При этом на С-входе регистра 7 и С-входе третьего триггера 13 устанавливаютс уровни О. В момент перехода уровн 1 на С-входе третьего триггера 13 в состо ние О происходит передача уровн О с информационного входа третьего триггера 13 на его выход, в результате чего на третьем входе второго элемента И 5 устанавливаетс уровень О, который блокирует устройство дл вывода. Затем управл юща ЭВМ снимает сигнал синхронизации с входа 4 и данные с входов 2. Цикл вывода информации закончен, и устройство находитс в исходном состо нии за исThe control computer sequentially removes the command Output from control input 6, the synchronization signal from input 4, and data from inputs 2. Thus, the allowing level I is set at the third input of element 5 and the device is ready to receive and transmit information to external device, for which the control computer sets the address of register 7 to inputs 2 for a time T Tr, the second output of the decoder 1 goes to the state O, and the first output sets the active level 1. The synchronization signal at the output of the second trigger 12 level O is set, and the output of the first trigger 3 is level 1, which is fed to the first input of the second element AND 5. The control computer sets data 2 to be output to inputs 2 and to command 6 an output command that opens the second element 5 at the output of which an active level 1 appears, which is transmitted to the C input of register 7, causing a record of data sent from inputs 2 to the information inputs of register 7. At the outputs of register 7, information is set to be output. Computer control removes the command Output. At the same time, at the C-input of the register 7 and the C-input of the third flip-flop 13, the O levels are set. At the moment of transition of the level 1 at the C-input of the third flip-flop 13 to the state O, the level O is transmitted from the information input of the third flip-flop 13 to its output whereby a level O is set at the third input of the second element And 5, which blocks the device for output. Then the control computer removes the synchronization signal from input 4 and the data from inputs 2. The information output cycle is over, and the device is in the initial state behind the test.
ключением того, что на выходе одно- вибратора 10, R-входе регистра 7 сохран етс на врем Тр уровень О и на выходах регистра 7 продолжает сохран тьс записанна информаци .By ensuring that the output of the single-vibrator 10, the R input of the register 7 is kept for a time Tp level O and the output of the register 7 continues to store the recorded information.
Дл сохранени или изменени состо ни записанной информации управ- л ннцей ЭВМ в течение времени необходимо произвести описанный цикл вьшода информации. -При этом одновиб- ратор 10 перезапускаетс и на его выходе сохран етс уровень О в течение времени Тр с момента перепуска. Если в течение времени Т р управл юща ЭВМ не повторит цикл выводу информации , то через врем Тр с момента перезапуска выход одновибратора 10 переходит в состо ние 1, что приводит к обнулению выходов регистра 7 и переходу устройства в исходное состо ние.To save or change the state of the recorded information of the computer control over a period of time, it is necessary to carry out the described information output cycle. In this case, the one-oscillator 10 is restarted and at its output the level O is maintained during the time Tp from the moment of the bypass. If during the time T p the control computer does not repeat the cycle to output information, then after time Tp, from the moment of restarting, the output of the one-vibrator 10 goes to state 1, which leads to resetting of the outputs of register 7 and the device to its initial state.
Если управл юща ЭВМ произвела установку третьего триггера 13, но в течение времени Тр не завершила цикл вывода информации, то выход одновибратора 10 также переходит в состо ние 1, что приводит к обнулению регистра 7, третьего триггера 13 и переходу устройства в исходное состо ние . Прохождение активного уровн 1 по входу 8 приводит к переходу устройства в исходное состо ние.If the control computer has installed the third trigger 13, but during the time Tp has not completed the information output cycle, the output of the one-shot 10 also goes to state 1, which leads to resetting the register 7, the third trigger 13 and the device to its initial state. Passing active level 1 through input 8 causes the device to return to the initial state.
Период времени 1р выбирает разработчик с учетом быстродействи управл ющей ЭВМ и обслуживаемого технологического процесса.The time period 1p is chosen by the developer taking into account the speed of the control computer and the process being serviced.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874311740A SU1441374A1 (en) | 1987-08-17 | 1987-08-17 | Information output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874311740A SU1441374A1 (en) | 1987-08-17 | 1987-08-17 | Information output device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1441374A1 true SU1441374A1 (en) | 1988-11-30 |
Family
ID=21329928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874311740A SU1441374A1 (en) | 1987-08-17 | 1987-08-17 | Information output device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1441374A1 (en) |
-
1987
- 1987-08-17 SU SU874311740A patent/SU1441374A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1203500, кл. G 06 F 3/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4853847A (en) | Data processor with wait control allowing high speed access | |
SU1441374A1 (en) | Information output device | |
US4567571A (en) | Memory control for refreshing in a step mode | |
JPH0143392B2 (en) | ||
SU1483453A1 (en) | Request source address generator | |
SU1575190A1 (en) | Device for controlling dynamic memory | |
SU1633418A1 (en) | Device for memory access control for data array exchange in multiprocessor systems | |
RU2049363C1 (en) | Dynamic memory information refreshing device | |
SU1478249A1 (en) | Indicator | |
SU1541624A1 (en) | Device for buffering information | |
RU2030784C1 (en) | Device for search for faults occurring intermittently in microprocessing systems | |
SU1156081A1 (en) | Device for reading information and sending it to processor | |
SU1596341A1 (en) | Computer to computer interface | |
RU1807521C (en) | Device for controlling regeneration in semiconductive dynamic storage | |
SU1348839A1 (en) | Device for debugging program hardware-controlled units | |
SU1596333A1 (en) | Device for detecting errors in data transfer | |
SU1501156A1 (en) | Device for controlling dynamic memory | |
SU1705826A1 (en) | Priority device | |
SU1076954A1 (en) | Device for checking writing information in memory blocks | |
RU2040809C1 (en) | Device for control of regeneration in semiconductor dynamic memory unit | |
SU1488815A1 (en) | Data source/receiver interface | |
SU1591026A1 (en) | Device for interfacing computer with general-use channel | |
SU1709293A2 (en) | Device for information input | |
SU1658165A1 (en) | Device for interfacing information source to processor | |
SU1642472A1 (en) | Device for checking the sequence of operatorъs actions |