SU1156081A1

SU1156081A1 - Device for reading information and sending it to processor

Info

Publication number: SU1156081A1
Application number: SU833542598A
Authority: SU
Inventors: Виктор Алексеевич Попов; Иван Романович Винников; Виктор Николаевич Любочанинов; Анатолий Николаевич Седов; Юрий Иванович Урывский
Original assignee: Предприятие П/Я Р-6707
Priority date: 1983-01-18
Filing date: 1983-01-18
Publication date: 1985-05-15

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В ПРОЦЕССОР, содержащее группу регистров, соединенных последовательно , информационный вход первого регистра вл етс информационным входом устройство, информационный выход которого через коммутатор соединен с выходом последнего регистра группы, узел начальной установки, выход которого соединен с первыми входами злементов И первой группы, выход каждого из которых соединен с установочным входом соответствующего регистра группы и с первым входом соответствующего триггера группы, отличающеес тем, что, с целью повышени достоверности, в него введены втора группа злементов И, группа формирователей импульса, элемент И, элемент задержки, формирователь импульса, причем первый выход каждого предыдущего триггера группы, кроме последнего, соединен с первым входом элемента И второй группы, соответствукицего каикдому последующему триггеру группы, выход каждого из элементов И второй группы. кроме соответствующего первому тритгеру , соединен с управл ющим входом соответствующего регистра группы и вторым входом соответствующего триггера группы, первый вход элемента И второй группь, соответствующего первому триггеру группы, вл етс входом разрешени записи устройства, второй выход каждого триггера группы соединен с вторым входом соответствукщего элемента И второй группы,первый выход каждого последующего триггера группы через соответствующий формирователь импульса группы соединен с вторым входом элемента И первой группы, соответствующего предыдущему триггеру группы, выход элемента И (Л второй группы, соответствующего первому разр ду, соединен с первым .входом элемента И и через соответствующий формирователь импульса группы с входами элемента задержки, управл ющим входом соответствующего регистра группы и входом формировател имел пульса, выход которого вл етс выО ) ходом признака конца записи устройо ства, выход элемента задержки сое-. 00 динен с вторым входом элемента И, выход которого соединен с вторым входом первого триггера группы, вто- . рой выход которого вл етс выходом признака начала записи устройства, второй выход последнего триггера группы . вл етс выходом готовности ввода устройства, вход разрешени ввода которого соединен с вторым входом элемента И первой группы, соответствующего последнему триггеру группы, и управл ющим входом коммутатора . .A DEVICE FOR ENTERING INFORMATION TO A PROCESSOR that contains a group of registers connected in series, the information input of the first register is an information input device whose information output through the switch is connected to the output of the last group register, the initial installation node whose output is connected to the first inputs of elements I of the first group , the output of each of which is connected to the installation input of the corresponding register of the group and with the first input of the corresponding trigger group, different m, that, in order to increase reliability, a second group of elements I was entered into it, a group of pulse shapers, an element I, a delay element, a pulse shaper, the first output of each previous trigger of the group, except the last, connected to the first input of the element II of the second group, correspond to the subsequent group trigger, the output of each of the elements AND the second group. besides corresponding to the first tritger, connected to the control input of the corresponding group register and the second input of the corresponding group trigger, the first input of the AND element, the second group corresponding to the first group trigger, is the device recording enable input, the second output of each group trigger is connected to the second input of the corresponding element And the second group, the first output of each subsequent trigger group through the corresponding group pulse shaper connected to the second input element And the first the group corresponding to the previous group trigger, the output of the AND element (L of the second group corresponding to the first bit is connected to the first input of the AND element and through the corresponding group pulse generator with the inputs of the delay element, the control input of the corresponding group register and the driver input , the output of which is high by the course of the sign of the end of the recording device, the output of the delay element is soo-. 00 dinene with the second input element And, the output of which is connected to the second input of the first trigger group, the second. The output of which is the output of the sign of the start of recording the device, the second output of the last trigger group. is the input readiness output of the device, the input resolution of which is connected to the second input of the AND element of the first group corresponding to the last trigger of the group and the control input of the switch. .

Description

Изобретение относитс к вычислительной технике и может быть исполь зовано, в частности, в измерителе толщины эпитаксиальных слоев на пол проводниковых пластинах, работающем в комплекте с ЭВМ, а также может быть использовано дл временного хранени и передачи данных из анало го-цифрового преобразовател (АЦП) в ЭВМ, например в измерительных и вычислительных комплексах и система работа составных частей которых по передаче данных асинхронна и когда возникает необходимость временного хранени данных на лини х передачи при сохранении нормальной работоспособности составньк частей. Цель изобретени - повышение достоверности передачи информации. На чертеже приведена блок-схема предлагаемого устройств. Устройство содержит регистры 1 группы, коммутатор 2, триггеры 3 группы, узел 4 начальной установки, формирователи 5 импульса группы, элементы И 6 первой группы, элемент И 7 второй группы, формирователь 8 импульса,, элемент И 9, элемент 10 задержки. На чертеже приведена электронна вычислительна машина (ЭВМ) 11 Работа устройства происходит следующим образом. При включении питани узел 4 задерживает на некоторое врем на выходе установку уровн логической единищл, что соответствует выработ ке одиночного отрицательного импуль са начальной установки, который поступает на вход элементов И 6, На в ходе каждого элемента И 6 некоторое врем после включени напр жени питани удерживаетс уровень логического нул , которым все триггеры 3 и, регистры 1 по входу Сброс уст навливаютс в исходное состо ние. П истечении времен задержки на сброс вых входах триггеров 3 устанавливаетс уровень логической единицы разрешающий запись информации в триггеры 3 и регистры 1. .С первого триггера 3 подают уровень логической единицы - сигнал Разрешение записи. Если данные готовы, то они сразу же устанавливаютс на входах первого регистра 1 На элемент И 7 поступает сигнал Разрешение записи, с выхода которого через элемент И 9 сигнал Запись поступает на вход первого триггера 3 и опрокидьшает его. Одновременно с этим запускаетс формирователь 5, который по переднему фронту входного сигнала вырабатьшает одиночньй импульс , по которому производитс запись информации, сто щей на входе первого регистра 1. Одновременно запускаетс формирователь 8 и элемент 10, который образует .совместно с элементом схему блокировки первого триггера 3. При опрокидывании первого триггера 3 на его единичном выходе по вл етс уровень логической единицы, на нулевом выходе - логического нул , т.е. сразу же снимаетс сигнал Разрешение записи, поступак ций на выход устройства и элемент И 7. С первого триггера 3 уровень логической , единицы поступает на элемент И 7. При наличии сигнала разрешени записи Во второй триггер 3 и второй регистр 1 сигнал с выхода элемента И 7 поступает на вход второго триггера 3, опрокидыва его, и на вход второго регистр. Информаци из первого регистра переписываетс во второй регистр. Сигнал с выхода второго триггера 3 подают на вход элемента И 7 соответствующего ему третьего тр1иггера 3 и одновременно на вход формировател 5, который вырабатывает одиночный импульс уровн логи ческого нул , прступакйций на элемент И 6 соответствующего ему первого триггера 3 и первого регистра 1. На врем длительности импульса формировател 5 на выходе элемента И 6 устанавливаетс уровень логического нул , которым первый триггер 4 возвращаетс в исходное состо -j ние, информаци в первом регистре t стираетс . : I . Таким образом, информаци из второго регистра 1 последовательно переписываетс в последующий третий регистр 1, пока не достигнет N-ro. При записи информации в N-ый регистр 1с выхода N-ro триггера .3 в ЭВМ 11 подают сигнал Готовность данных. ЭВМ отвечает сигналом Счи- : тывание, которьй поступает на коммутатор 2, и информаци из N-ro регистра передаетс в ЭВМ 11J По задгнему фронту сигнала Считьтание импульс подаетс на элемент И 6The invention relates to computing and can be used, in particular, in the thickness gauge of epitaxial layers on the floor of conductor plates, working complete with a computer, and can also be used for temporary storage and data transmission from the analog-digital converter (ADC) in computers, for example, in measuring and computing complexes and the system whose components work on data transmission asynchronously and when it becomes necessary to temporarily store data on transmission lines while maintaining the norms Flax sostavnk performance parts. The purpose of the invention is to increase the reliability of information transfer. The drawing shows a block diagram of the proposed device. The device contains registers of 1 group, switch 2, triggers of group 3, node 4 of initial setup, drivers of group 5, elements AND 6 of the first group, element 7 of the second group, driver 8 of impulse, element 9, delay element 10. The drawing shows an electronic computing machine (computer) 11 The operation of the device is as follows. When the power is turned on, node 4 delays for some time at the output a logical unit level setting, which corresponds to the development of a single negative impulse of the initial installation, which is fed to the input of elements And 6, On during each element 6 And for some time after switching on the supply voltage is held the level of logical zero, by which all triggers 3 and, registers 1 at the input Reset are reset. When the delay times for the reset inputs of triggers 3 have expired, the level of the logical unit is set to enable the recording of information in triggers 3 and registers 1.. With the first trigger 3, the level of the logical unit is supplied - the Write enable signal. If the data is ready, then they are immediately installed on the inputs of the first register 1. The recording resolution is sent to the element 7 and the recording is released from the output of which, through the element 9, the recording is fed to the input of the first trigger 3 and tilts it. Simultaneously, the shaper 5 is started, which, on the leading edge of the input signal, generates a single pulse, which records information standing at the input of the first register 1. Simultaneously, the shaper 8 and the element 10, which forms together with the element of the blocking circuit of the first trigger 3, start When tipping the first trigger 3, the level of a logical unit appears at its single output, at the zero output a logical zero, i.e. the signal is immediately removed. Recording resolution, arrivals at the device output and the And 7 element. From the first trigger 3, the logic level, units go to the And 7 element. If there is a recording enable signal, To the second trigger 3 and the second register 1, the signal from the output of the And 7 element enters the input of the second trigger 3, overturning it, and the input of the second register. The information from the first register is rewritten into the second register. The signal from the output of the second trigger 3 is fed to the input of the element And 7 of the corresponding third tr1igger 3 and at the same time to the input of the driver 5, which produces a single impulse of the logical level zero, advancing the element 6 of the corresponding first trigger 3 and the first register 1. At the time the pulse duration of the driver 5 at the output of the element 6 sets the level of the logical zero, with which the first trigger 4 returns to the initial state -j, the information in the first register t is erased. : I. Thus, information from the second register 1 is sequentially rewritten into the subsequent third register 1 until it reaches the N-ro. When writing information to the N-th register 1c of the output of the N-ro trigger .3, the computer 11 sends a data readiness signal. The computer responds with a read-: signal, which goes to switch 2, and information from the N-ro register is transmitted to the computer 11J On the falling edge of the read signal, a pulse is fed to the AND 6 element

311560814.311560814.

соответствующего ему N-ro триггераинформаци N-ro регистра стираетс , аthe corresponding N-ro trigger information of the N-ro register is erased, and

3 и регистр 1. Импульсом уровн ло-N-ый триггер 3 возвращаетс в исходгического нул с выхода элемента И 6ное состо ние.3 and register 1. The pulse level-Nth trigger 3 returns to the initial zero from the output of the element AND 6th state.

Claims

A DEVICE FOR ENTERING INFORMATION INTO A PROCESSOR containing a group of registers connected in series, the information input of the first register is the information input of the device, the information output of which is connected via the switch to the output of the last register of the group, the initial installation node, the output of which is connected to the first inputs of the elements of the first group, the output of each of which is connected to the installation input of the corresponding group register and to the first input of the corresponding group trigger, characterized in that, with in order to increase reliability, a second group of AND elements, a group of pulse formers, an And element, a delay element, an impulse driver are introduced into it, and the first output of each previous trigger of the group, except the last, is connected to the first input of the And element of the second group corresponding to each subsequent trigger of the group , the output of each of the elements AND of the second group ”except for the corresponding first trigger, is connected to the control input of the corresponding register of the group and the second input” of the corresponding trigger of the group, the first input of the And element of the second group corresponding to the first trigger of the group is the device recording enable input, the second output of each group trigger is connected to the second input of the corresponding And element of the second group, the first output of each subsequent group trigger through the corresponding group pulse generator is connected to the second input of the And element the first group corresponding to the previous trigger of the group, the output of the AND element of the second group corresponding to the first digit is connected to the first input of the And element and the black h the corresponding pulse shaper of the group with the inputs of the delay element, the control input of the corresponding register of the group and the input of the pulse shaper, the output of which is the output of the sign of the end of the recording device, the output of the delay element is connected to the second input of the element And, the output of which is connected to the second input of the first trigger of the group -. The swarm output of which is the output of the sign of the beginning of recording the device, the second output of the last group trigger is the input ready input of the device, the input permission input of which is connected to the second input of the And element of the first group corresponding to the last group trigger and the control input of the switch.

SU „, 1156081>

1 1156081 2