SU1377868A1

SU1377868A1 - Устройство дл моделировани топологии сети

Info

Publication number: SU1377868A1
Application number: SU864051332A
Authority: SU
Inventors: Григорий Николаевич Лаврик; Геннадий Владимирович Буряк; Михаил Павлович Ткачев
Priority date: 1986-04-07
Filing date: 1986-04-07
Publication date: 1988-02-28

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств дл моделировани сетевых задач. Целью изобретени вл етс повышение быстродействи устройства за счет исключени времени считывани

Description

и

(Л

00

sj

00

информации о топологии сети из пам ти . Устройство содержит .матрицу 1 из Рлр моделей дуг, где Р - количество вершин в моделируемой сети, причем кажда модель дуги содержит элемент И 2 и триггер 3, две группы из Р триггеров 4 и 5, группу из Р элементов ИЛИ-НЕ 6, группу из Р элементов И 7, шифратор 8, ключ 9, два элемента ИЛИ 10 и 11, элемент НЕ 12, два дешифратора 13 и 14, счечик 15, вход 16 пуска, вход 17 задани номера завершенной модели, вход 18 сигнала прерывани работы, тактовьш вход 19, выходы 20 признака разрешени пуска, информационный выход 21, выход 22 признака окончани работы. Использование графового представлени сети, в котором элементарным модел м соответствуют не

77868

дуги, а вершины, позволит значительно упростить задание топологии сети, применив дл реализации этой функции матрицу сети, упростить логику функционировани устройства при реализации таких функций, как отметка завершени функционировани элементарных моделей, определение элементарных моделей, допустимых дл включени в текущий момент времени по условию завершенности функционировани всех предшествующих элементарных моделей, включение элементарных моделей, а также упростить формирование сигнала о завершении моделировани , что, в конечном итоге, позвол ет реализовать все функции устройства прототипа при повьш1ении. быстродействи устройства и сокращении оборудовани . 1 ил.

1

Изобретение относитс к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств дл моделировани сетевых задач.

Целью изобретени вл етс повы- иение быстродействи устройства за Ьчет исключени времени считывани информации о топологии из блоков пам ти.

На чертеже представлена функциональна схема устройства.

Устройство содержит матрицу 1 из РхР моделей дуг, где Р-количество вершин в моделируемой сети, причем кажда модель дуги содержит элемент И 2 и триггер 3, две из Р группы триггеров 4 и 5, группу из Р элементов ИЛИ-НЕ 6, группу из Р элементов И 7, шифратор 8, ключ 9, два элемента ИЛИ 10 и 11, элемент НЕ 12, два дешифратора 13 и 14, счетчик 15, вход 16 пуска, вход 17 задани номера завершенной модели, вход 18 сигнала прерывани работы,тактовый вход 19, выход 20 признака разрешени пуска, информационный выход 21, выход 22 признака окончани работы устройства .

Устройство работает следуюш 1М образом.

Триггера 4 и 5 устанавливаютс в нулевое состо ние. Информаци о топологии сетевого графа заноситс в матрицу 1 путем установки в единичное состо ние триггеров 3, соотв етст- вующих имеющимс в сети св з м между вершинами (элементарными модел ми ) .

На вход 16 подаетс сигнал Пуск,

которьй производит установку в единичное состо ние триггеров 4 и 5. Этот же сигнал устанавливает в нулевое состо ние счетчик 15. Единичное состо ние триггеров 4 обуславливает

возможность прохождени сигналов с выходов триггеров 3 на входы соот-. ветствующих элементов ШШ-НЕ 6. Единичное состо ние триггеров 5 разрешает прохождение сигналов с выходов . элементов ШШ-НЕ 6 на соответствующие входы шифратора 8 при условии, что содержимое счетчика 15 равно номеру элемента ШШ-НЕ 6 (входа шиф- рДтора 8). После установки счетчика

15 в нулевое состо ние на его выходе отсутствует признак переполнени , поэтому через ключ 9 на суммирующий вход счетчика 15 по входу 19 устройства поступают импульсы. Каждый импульс увеличивает содержимое счетчика 15 на единицу. Двоичный код со3

держимого счетчика 15 преобразуетс в дешифраторе 14 в сигнал на одном из его выходов. Аналогично сери из Р импульсов произведет последовательный опрос всех элементов ИШ-НЕ 6 с передачей присутствующих на их выходах единичных сигналов на соот- ветствуюшие входы шифратора 8. При по влении на выходе .какого-либо элемента И 7 единичного сигнала на выходе шифратора 8 формируетс двоичный код номера элементарной модели. Этот код поступает на выход 21 устройства , который подключаетс ко всем элементарным модел м. При этом происходит .подготовка к включению соответствукнцей элементарной модели следовательно, по истечению одного цикла опроса будут подготовлены к включению все элементарные модели, запуск которых возможен исход из топологии сети и текущего состо ни предшествующих по св з м элементарным модел м. Кроме того, единичные сигналы с выходов элементов И 7 привод т к установке в нулевое состо ние соответствующих триггеров 5 исключа тем самым повторное включение допустимых элементарных моделей . При поступлении в счетчик 15 Р импульсов на его первом выходе по витс , сигнал, который прекратит дальнейший опрос элементов ИЛИ-НЕ 6 Этот же сигнал через выход 20 устройства поступает на входа всех элементарных моделей и обеспечивает включение подготовленных уже моделей . При получении сигнала включени модели начинают выполнение заданных функций.

Определение номеров элементарных моделей, допустимых дл включени в текущий момент времени по условию завершенности функционировани всех предшествующих по св з м элементарных моделей, производитс с помощью элементов ИЛИ-НЕ 6. В этом случае столбец матрицы 1, у которой все выходные сигналы элементов И 2 вл ютс в текущий момент времени нулевыми , будет соответствовать допустимой дл включени элементарной модели . Это утверждение основываетс на таком построении устройства, при котором (к.м)-а модель дуги, где , ... Р - номер строки (,...Р- номер столбца, характеризует св зь .между к-й и м-й элементарными модел 778684

ми, причем к- модель рассматривает- с , как предшествующа . Случай отсутстви единичных сигналов на выхо- - дах всех моделей какого-либо столбца матрицы 1 соответствует случаю отсутстви предшественников у элементарной модели, соответствующей данному столбцу.

0 При завершении функционировани какой-либо элементарной модели на вхЬд 18 устройства с выхода данной модели поступает сигнал прерывани , а на вход 17 устройства выдаетс код

15 номера завершившейс элементарной .модели. Результатом преобразовани поступившего кода в дешифраторе 13 вл етс единичный сигнал на соответ- ствзпощем его выходе, который произ20 водит установку в нулевое состо ние соответствующего триггера 4 и вычеркивание из топологии сети тех св зей, в которых завершивша с элементарна модель участвовала в роли

25 предшественника. Это осуществл етс путем запрета прохождени на входы элементов ИЛИ-НЕ 6 сигналов с выходов триггеров 3 строки матрицы 1, совпадающей по номеру с завершившейс эле30 ментарной моделью. Поступивший по

входу 18 устройства сигнал устанавливает в нулевое состо ние счетчик 15, в результате чего открываетс ключ 9. С этого момента цикл работы устройства повтор етс . При поступлении сигнала о завершении функционировани последней элементарной модели все триггеры 4 окажутс в нулевом состо нии и на выходе элемента НЕ 12 по витс единичный сигнал.

35

40

Claims

Формула изобретени .

Устройство дл моделировани топологии сети, содержащее два деши- дг фратора, два элемента ИЛИ и элемент НЕ, от. личающеес тем, что, с целью повышени быстродействи устройства за счет исключени времени считывани информации о топологии сети из пам ти, в него введены две группы из Р триггеров, где Р-ко- личество вершин в моделируемой сети,. группа из Р элементов И, группа из Р элементов ИЛИ-НЕ, шифратор, ключ, счетчик и матрица из моделей дуг, кажда из которых содержит элемент И и триггер, выход которого подключен к первому входу элемента И той же модели дуги матрицы, вход

50

55

пуска устройства подключен к входам установки в 1 всех триггеров первой и второй групп триггеров и к первому входу первого элемента ИЛИ, вход задани номера завершенной модели устройства подключен к входу первого дешифратора, К-й выход которого (,...,) подключен к входу установки в О К-го триггера первой группы, выход которого подключен к вторым входам элементов И всех моделей дуг К-й строки матрицы и к К-му входу второго элемента ИЛИ, выход которого подключен к входу элемента НЕ, выход которого вл етс выходом признака окончани работы устройства , выход элемента И М-й модели дуги К-й строки матрицы.подключен к К-му входу М-го элемента ИЛИ-НЕ группы, выход которого подключен к первому входу М-го элемента И группы, выход которого подключен к М-му входу шиф

Q 0

5

ратора и к входу установки в О М-го триггера второй группы, выход которого подключен к второму входу М-го элемента И группы, вход сигнала прерывани работы устройства подключен к второму входу первого элемента ИЛИ, выход которого подключен к входу установки в О счетчика , информационный выход которого подключен к информационному входу дешифратора, М-й выход которого подключен к второму входу М-го элемента И группы, тактовый вход устройства подключен к информационному входу ключа, выход которого подключен к суммирующему входу счетчика, выход признака переполнени которого вл етс выходом признака разрешени пуска устройства и подключен к управл ющему входу ключа, выход шифратора вл етс информационным выходом устройства.