[go: up one dir, main page]

SU1203534A1 - Устройство дл моделировани сетевых графов - Google Patents

Устройство дл моделировани сетевых графов Download PDF

Info

Publication number
SU1203534A1
SU1203534A1 SU843763203A SU3763203A SU1203534A1 SU 1203534 A1 SU1203534 A1 SU 1203534A1 SU 843763203 A SU843763203 A SU 843763203A SU 3763203 A SU3763203 A SU 3763203A SU 1203534 A1 SU1203534 A1 SU 1203534A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
group
input
block
Prior art date
Application number
SU843763203A
Other languages
English (en)
Inventor
Александр Иванович Багрич
Владимир Николаевич Кустов
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU843763203A priority Critical patent/SU1203534A1/ru
Application granted granted Critical
Publication of SU1203534A1 publication Critical patent/SU1203534A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

вторые; входы элементов И второй группы блока рангов вершин соединены с инверсными входами соответствуюа их блоков элементов И узла определени  длительности  руса и подключены к ходам соответствующих элементов ИЛИ группы блока рангов вершин, выходы элементов И второй группы блока рангов вершин соединены с нулевыми входами триггеров одноименных строк матрицы триггеров блока рангов верИзобретение относитс  к вычислительной технике и может быть применено при решении задач определени  длительности по русного выполнени  сетевого графа.
Цель изобретени  состоит в упрощении устройства и повышении его быстродействи .
На чертеже представлена функциональна  схема предлагаемого устройства .
Устройство содержит узел 1 регисрации , блок 2 управлени 5 узел 3 определени  длительности  руса, блок 4 рангов вершин, генератор 5 импульсов, установочный 6 и пусковой 7 входы. Узел 1 содержит блок 8 ;)лементов И, сумматор 9 и счетчик 1 блок 2 - первьш 11 и второй 12 элемента ИЛИ, первый 13 и второй 14 элементы И и триггер 15, узел 3 - группу регистров 16, группу блоков 17 элементов И, элемент ИЛИ 18, группу блоков 19 сравнени . Блок 4 содерзкит матрицу h h (и - число вершин графа) триггеров 20, группу элементов ИЛИ 21, вторую группу эле pieHTOB И 22, группу счетчиков 23 и первую группу элементов И 24.
Устройство работает следуюш:им образом.
I
В блок 4 занос т информацию о топологии графа путем установки тригг ров 20 в единичное состо ниеj соответствующий триггер 20 определ етс  пересечением строки с номером начального узла ветви и столбца с номером конечного узла о На выходах элементов ИЛИ 21, соответствуюш ах
03534
mHHj выход второго элемента ИЛИ блока управлени  подключен к входу останова генератора импульсов, выход первого элемента И блока управлени  соединен с установочным входом счетчика узла регистрации, информационный вход которого подключен к выходу второго элемента И блока управлени , первый вход которого соединен с инверсным выходом триггера блока управлени .
|столбцам начальных узлов, присутствуют низкие потенциалы, поскольку в однонаправленном графе без циклов и петель ветви в начальные узлы не
вход т, и триггеры 20 в этих столбцах наход тс  в нулевом состо нии. В регистры 16 занос т коды длительностей узлов графа.
Сигнал начальной установки с входа 6, устройства подаетс  на установочные входы сумматора 9, счетчи- коБ 23, обнул   их, и через элемент ИЛИ 11 на единичный вход триггера 15; устанавлива  его в единичное
состо ние. С поступлением пускового сигнала с входа 7 на вход пуска генератора 5 на его выходе по вл ютс  сигналы, синхронизирующие работу устройства. Единичный потенциал.на
пр мом выходе триггера 15 разрешает прохождение первого импульса генератора 5 через элемент И 13 на уста- новочньй вход счетчика 10, устанавлива  1 во всех его разр дах, на
нулевой вход триггера 15 и на управл ющие входы элементов И 24.
Последующие импульсы генератора 5 через элемент И 14, открытый единичным сигналом с инверсного выхода триггера 15, поступают на вычитающий вход счетчика 10, уменьша  на единицу его код. Этот код поступает на входы блоков 19 дл  сравнени  с содер;кимым регистров 16. Сравнение
производитс  только с содержимым тех регистров 16, коды которых поступают через блоки 17 элементов И, открытые нулевьпчи потенциалами с выходов соответствующих элементов ИЛИ 21. При
1
совпадении кодов в одном из блоков 19 сигнал с его выхода через элемент ИЛИ 18 поступает на управл ющий вход блока 8 элементов И, разреша  прохождение на сумматор 9 со счетчика 10 кода, соответствующего длительности выполнени  нулевого  руса, и через элемент ИЛИ 11 на вход установки триггера 15 в единичное состо ние Этот же сигнал с выхода блока 19 через элементы И 22, которые открыты нулевыми потенциалами с выходов элементов ИЛИ 21, сбрасывает в нулевое состо ние триггеры 20 соответствующей строки матрицы и соответствующие
03534
регистры 16. Этим заканчиваетс  определение вершин нулевого ранга и определение длительности  руса, в которьй Ьни вход т.
5 Аналогичным образом последователь - но определ ютс  вершины следующих рангов и длительности калодого  руса , подсуммируемые к содержимому сумматора 9. Процесс продолжаетс  до
10 тех пор, пока все триггеры 20 не
будут обнулены. Тогда нулевые сигналы с выходов элементов ИЛИ 21 посту-. пают на входы элемента ИЛИ 12, нулевой потенциал с выхода которого пос15 тупает на вход останова генератора 5.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФОВ, содержащее узел регистрации, состоящий из счетчика, блока элементов И и сумматора, блок управления, состоящий из двух элементов ИЛИ, триггера и двух элементов И, узел определения длительности яруса, состоящий из группы блоков элементов И и элемента ИЛИ, блок рангов вершин, состоящий из матрицы ген (где h - число вершин графа) триггеров, группы элементов ИЛИ, первой группы элементов И и группы счетчиков, и генератор импульсов, вход пуска которого является пусковым входом устройства, причем в узле регистрации первый вход и выход блока элементов И соединены соответственно с разрядным выходом счетчика и информационным входом сумматора, в блоке управления выход первого элемента ИЛИ подключен к единичному входу триггера, прямой выход которого соединен с первым входом первого элемента И, а вторые входы первого и второго элементов И подключены к выходу генератора импульсов, в блоке рангов вершин выходы триггеров столбцов матрицы соединены с. входами соответствующих элементов ИЛИ, выходы которых подключены к первым входам одноименных элементов И первой группы, выходы которых соединены с информационными входами одноименных счетчиков группы, установочные входы которых соединены с установочным входом сумматора, первым входом первого элемента И блока управления и являются установочным входом устройства, выходы элементов ИЛИ блока рангов вершин подключены к входам второго элемента ИЛИ блока управления, выход первого элемента И блока управления соединен с вторыми входами элементов И первой группы блока рангов с вершин, отличающееся тем, что, с целью упрощения устройства и повышения его быстродействия, в узел определения длительности яруса введены группа регистров и группа блоков сравнения, в блок рангов вершин - вторая группа элементов И, первые входы которых соединены с управляющим входом блока элементов И узла регистрации, вторым входом первого элемента ИЛИ блока управления и подключены к выходу элемента ИЛИ узла определения длительности яруса, к входам которого подключены выходы блоков сравнения, первые входы которых соединены с выходами соответствующих блоков элементов И, вторые входы блоков сравнения соединены и подключены к разрядному выходу счетчика узла регистрации, выходы и входы регистров соединены соответственно с первыми входами блоков элементов И узла определения длительности яруса и выходами соответствующих элементов И второй группы блока рангов вершин,
    SU „1203534 вторые: входы элементов И второй группы блока рангов вершин соединены с инверсными входами соответствующих блоков элементов И узла определения длительности яруса и подключены к выходам соответствующих элементов ИЛИ группы блока рангов вершин, выходы элементов И второй группы блока рангов вершин соединень! с нулевыми входами триггеров одноименных строк матрицы триггеров блока рангов вер шин, выход второго элемента ИЛИ блока управления подключен к входу останова генератора импульсов, выход первого элемента И блока управления соединен с установочным входом счетчика узла регистрации, информационный вход которого подключен к выходу второго элемента И блока управления, первый вход которого соединен с инверсным выходом триггера блока управления.
    .1
SU843763203A 1984-06-25 1984-06-25 Устройство дл моделировани сетевых графов SU1203534A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843763203A SU1203534A1 (ru) 1984-06-25 1984-06-25 Устройство дл моделировани сетевых графов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843763203A SU1203534A1 (ru) 1984-06-25 1984-06-25 Устройство дл моделировани сетевых графов

Publications (1)

Publication Number Publication Date
SU1203534A1 true SU1203534A1 (ru) 1986-01-07

Family

ID=21127702

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843763203A SU1203534A1 (ru) 1984-06-25 1984-06-25 Устройство дл моделировани сетевых графов

Country Status (1)

Country Link
SU (1) SU1203534A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 716043, кл. G 06 F 15/20, 1977, Авторское свидетельство СССР № 1070560, кл. G 06 F 15/20, 1984. *

Similar Documents

Publication Publication Date Title
SU1203534A1 (ru) Устройство дл моделировани сетевых графов
SU1070560A1 (ru) Устройство дл моделировани сетевых графов
SU1376096A2 (ru) Устройство дл моделировани сетевых графов
SU1001101A1 (ru) Устройство дл распределени заданий процессорам
SU1383389A1 (ru) Устройство дл моделировани сетевых графов
SU1383387A2 (ru) Устройство дл определени кратчайшего пути автономного транспортного робота
SU1376097A1 (ru) Устройство дл моделировани сетевых графов
SU1383386A1 (ru) Устройство дл определени максимальных путей в графах
SU1377868A1 (ru) Устройство дл моделировани топологии сети
SU1076909A1 (ru) Устройство дл исследовани путей в графе
SU1410054A1 (ru) Устройство дл определени матрицы достижимостей графа
SU1363234A2 (ru) Устройство дл моделировани сетевых графов
SU982060A1 (ru) Устройство дл контрол знаний обучаемого
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU1444809A1 (ru) Устройство дл анализа параметров графа
SU365711A1 (ru) УСТРОЙСТВО дл РЕШЕНИЯ ЗАДАЧИ УПОРЯДОЧЕНИЯ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
SU1476616A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых величин
SU1188750A1 (ru) Цифровой функциональный преобразователь
SU586552A2 (ru) Устройство дл формировани серий пр моульных импульсов
SU959090A1 (ru) Устройство дл моделировани сетевых графов
SU1376099A1 (ru) Устройство дл разбиени графов на слои
RU2024057C1 (ru) Устройство для исследования сетей петри
SU1013963A1 (ru) Устройство дл выбора заданий
SU1571608A1 (ru) Устройство дл определени приоритета объектов в системах с измен ющейс структурой
SU1124285A1 (ru) Генератор потоков случайных событий