SU1349005A1 - Преобразователь угла поворота вала в код - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналотовых источников информации с ЦВМ С целью повышени  быстродействи  и упрощени  в преобразователь, содержащий синусно-косинусный датчик (СКД) 2, блок 9 определени  квадранта,первый 12 и второй 13 регистры последовательных приближений, первый 16 и второй 17 преобразователи кода в напр жение (ПКН), блоки 18, 19 сравнени , блок 1 опорного напр жени , блок 3 эталонного напр жени , регистр 4,введены блок 8 определени  максимума напр жени , два пиковых детектора 5,6, блок 10 управлени  регистрами, г г ko КЛ

Description

два кодовых преобразовател  16,17, третий регистр 7 последовательных приближений, третий прейбразователь 11 кода в напр жение. В пиковых детекторах рпредел ютс  sin и cos, выходные напр жени  СКД2 сравниваютс  с полученными на выходах ПКН 16,17 напр жени ми. Сигнал рассогласовани  формируетс  блоками 18, 19 сравнеИзобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с ЦВМ.

Целью изобретени   вл етс  повышение быстродействи  и упрощение преобразовател .

На фиг. 1 приведена функциональна  схема преобразовател ; на фиг.2 структурна  схема пикового детектора; на фиг. 3 - структурна  схема блока определени  максимума; на фиг. 4 - структурна  схема блока определени  квадранта; на фиг. 5 - структурна  схема блока управлени  регистрами; на фиг. 6 - временные диаграммы, по сн ющие работу устройства .

Преобразователь содержит: блок 1 опорного напр жени , синусно-косинус ный датчик 2, блок 3 эталонного напр жени , регистр 4, пиковые детекторы 5,6, регистр 7 последовательных приближений, блок 8 определени  максимума напр жени , блок 9 определени  квадранта, блок 10 управлени  регистрами , кодовый преобразователь 11 регистры 12, 13 последовательных приближений, кодовые преобразователи 14,15, кодовые преобразователи 16,17 блоки 18,19 сравнени . Каждый пиковый детектор содержит регистр 20 последовательных приближений, преобразователь 21 кода в напр жение, блок 22 сравнени , коммутатор 23, элемент ИЛИ 24.

Блок 8 определени  максимума напр жени  содержит триггер 25, элемент И 26, генератор 27 импульсов, счетчики 28,29, дешифраторы 30,31, элемент

ни , управл ет процессом /торазр дно- го уравновешивани  выходных кодов в регистрах 12, 13 в зависимости от кода квадранта через блок 10 управлени  регистрами. Корректировка изменени  опорного напр жени  осуществл етс  с помощью блока 3 эталонного напр жени , преобразовател  II и регистра

7. 4 3.п. ф-лы, 6 ил.

I

0

Ь

0

ИЛИ 32. Блок 9 определени  квадранта содержит три нуль-компаратора 33,два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34,35.Блок 10 управлени  регистрами содержит инвертор 36, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 37-39, элемент ИЛИ 40.

Преобразователь работает следующим образом.

С одного вьгхода генератора 1 синусоидальное напр жение определенной неизменной амплитуды (фиг. 6а) поступает на статорную обмотку си- нусно-косинусного датчика 2. С синусной и косинусной обмоток датчика 2 на входы пиковых детекторов 5 и 6 подаютс  переменные напр жени , ампли-. туда которых соответственно пропорциональна синусу и косинусу угла поворота датчика 2 (фиг.6 Ь,с) и опи- сьшаетс  в виде следующих выражений:

5

и

Sin ц|

и.

sino t sin cf

Ucosqi где и„„

(О

Ugn sin u t . cosc.

0

to

ц-амплитуда опорного напр жени , снимаемого с генератора 1 и поступающего на статорную обмотку датчика 2;

-частота этого напр жени ;

-угол поворота оси датчика;

Sinif t COSCf

35

40

- мгновенные значени  сигналов , снимаемых соответственно с синусной и косинусной обмоток датчика 2. Пиковые детекторы 5,6 вьтолнены в виде преобразовател  кода в напр жение последовательного приближени  (фиг.2). Работа регистра 20 последонательных приближений, а соответствено , и всего пик-детектора, тактируетс  блоком 8 определени  максимума.До момента времени t (фиг,6 Ь,с) все выходы регистра 20 установлены в 1, кроме выхода старшего разр да. Такое исходное положение регистра 26 определ етс  импульсом предустановки (фиг.бЬ), по окончании которого при тактировании синхроимпульсами (фиг.6т) начинаетс  уравновешивание напр жени  преобразовател  21 и напр жени  обмоток датчика 2, которые сравниваютс  блоком 18. В результате уравновешивани  на выходе преобразовател  21 к моменту времени t формируетс  напр жение, равное по амплитуде величине напр жени  обмоток датчика 2, и остаетс  неизменным до прихода следующего импульса предустановки (фиг. 6Ь,с). Дл  обеспечени  уравновешивани  разнопол рных сигналов коммутатор 23 осуществл ет подачу опорного напр жени  положи- тельной либо отрицательной пол рности на преобразователе 21, дл  чего на управл ющий вход коммутатора 23 через элемент ИЛИ 24 подаетс  сигнал

on ОП т

ер , , т.е. угол поворота вала датчика преобразуетс  в искомый код.

Дл  формировани  напр жений (3)

(фиг.бе или f) с блока 9, определ е- зо получаем tf мый пол рностью сигнала с обмоток датчика 2. Причем по окончании строб- импульса (фиг. 6k), поступающего на второй вход элемента 24 с выхода блока 8, пол рность опорного напр жени  . регистры 14,15 по окончании импуль- становитс  отрицательной, а выходной са предустановки с выхода блока 8 сигнал преобразовател  21 положительным (фиг.6с).

После прохождени  пик-детекторов 5,6 переменные сигналы, снимаемые с обмоток датчика 2, преобразуютс  в сигналы, посто нные в течение цикла

(фиг. 6k) формируют код угла tp, чего через блок 10 замыкаетс  обратна  св зь с выходов блоков 18,19 на

40 информационные входы регистров 14,15 После преобразовани  кода угла ср, в код sinq,, сов ср, в кодовых преобразовател х 18,19 они поступают на цифровой вход преобразователей 16,17

преобразовани , величины которых соответствуют амплитудам переменных сигналов (фиг. 6Ь,с):

и.

sinq ;

cos ( .

Сигналы с выходов пик-детекторов 5,6 сравниваютс  на блоках 18, 19 с выходными напр жени ми преобразователей 16,17, соответственно описываемыми следующим образом:

и

sin ср,т

Uon,,-K

cosqi- T

sinq,; (3)

COStf, ,

49005

где

15 20 25

вы«1в выl,т

on ,т

амплитуда сигналов на выходе преобразователей 16,17; амплитуда эталонного опорного напр жени , снимаемого с выхода блока 3 опорного напр жени ;

К - коэффициент, характеризующий нестабильности опорного напр жени  генератора I, изменение коэффициента трансформации датчика 2,нестабильности входных каскадов и т.д.;

Cf - искомое значение угла в двоичном коде.

Таким образом, при U

и.

К

on ОП т

ер , , т.е. угол поворота вала датчика преобразуетс  в искомый код.

получаем tf регистры 14,15 по окончании импуль- са предустановки с выхода блока 8

Дл  формировани  напр жений (3)

учаем tf истры 14,15 по окончании импуль предустановки с выхода блока 8

зо получаем tf . регистры 14,15 по окончании импуль- са предустановки с выхода блока 8

(фиг. 6k) формируют код угла tp, чего через блок 10 замыкаетс  обратна  св зь с выходов блоков 18,19 на

40 информационные входы регистров 14,15. После преобразовани  кода угла ср, в код sinq,, сов ср, в кодовых преобразовател х 18,19 они поступают на цифровой вход преобразователей 16,17

45 соответственно, В качестве опорного на вход преобразователей 16,17 подаетс  напр жение, равное К- Uon,T выхода преобразовател  11, на опорный вход которого поступает Uon,T вы- хода источника 15 посто нного тока, выбираемое из соотношени  U 5 оп t а на цифровой вход преобразовател  11 поступает код К с выхода регистра 13 поиска. Код угла ср, , полученный в регистрах 12,13 и равный углу поворота оси датчика (f , по фронту строб-импульса из блока 8 (фиг.бЬ) записываетс  в регистр 4 совместно с разр дами 90° и 180°, формирующими50

55

с  в блоке 9 определени  квадранта (фиг.4),

Значение разр дов 90° и 180° зависит от соотношени  фаз гармоничес- ких сигналов, следующих с выхода генератора 1, синусной и косинусной обмоток датчика 2 на входы нуль-органов 33 блока 9, причем при совпадении фаз сигналов с выхода генера- тора 1 и синусной обмотки датчика 2 (фиг. бе) разр д 180 принимает нулевое значение, а при несовпадении - 1, что реализуетс  на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 34, Разр д 90° прини мает нулевое значение при совпадении фаз сигналов синусной и косинусной обмоток датчика 2 и равен 1 при несовпадении фаз, что реализовано на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35. Дл  слу

ча , представленного на фиг. 6,

разр д 180 О

о

разр д 90 1

2-й квадрант,

19. 90°

Уравновешивание сигналов с выходов пик-детекторов 5,6 и преобразователей 16,17 происходит следующим образом.

Сравнение этих сигналов осуществл етс  блоками 18,19, сигнал с вы- хода которых поступает на входы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 39,38 блока 10 управлени  регистрами (фиг.5), а сигнал с выхода блока 19 через инвертор 36 поступает на вход элемента ИСКЛЮ- ЧАКЯЦЕЕ ИЛИ 39. На вторые входы элементов 38,39 поступает разр д 90° с выходаОблока 9. Таким образом, при нулевом значении разр да 90 на информационные входы регистров 12,7, определ ющих направление поиска,поступает сигнал, соответствующий сигналу с выхода блока 18, а на информационный вход регистра 13 - инверсное значение сигнала с выхода блока При единичном значении разр да закон прохождени  сигналов на информационные входы регистров 7,12,13 мен етс  на обратный. Коррекци  опорного напр жени , поступакнцего с пре- образовател  14, производитс  лишь при необходимости, когда Ф оп ,,- Коэффициент К, определ ющий величину опорного напр жени , формируемого преобразовател  11, поступает в виде двоичного кода с выхода регистра 7 последовательных приближений на цифровые входы преобразовател  11. Регистр 7 устанавливаетс  в состо 

ние, соответствующее К при поступлении на его вход установки импульса предустановки (фиг.6k). Если U опэт ° напр жени  с выходов блоков 18, 19 сравнени  не равны. Следовательно , на вьпсоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 37 блока 10 будет формироватьс  1, что определит наличие 1 на выходе элемента ИЛИ 40 блока 10, т.е. синхроимпульсы (фиг.6k) с выхода блока 8 не будут проходить на тактовый вход регистра 7, его состо ние останетс  неизменным, т.е. коррекци  опорного напр жени  не производитс . Если и. - и,

- оп,т I o напр жени  с выходов блоков 18,19 сравнени  на определенном такте работы регистров 12,13 станут равны, и, следовательно , на выходе элемента 37 блока 10 будет формироватьс  О,что разрешит прохождение тактирующих импульсов на выход элемента ИЛИ 41 и на тактовый вход регистра 7, который из- менит свое состо ние в соответствии с сигналом на информационном входе таким образом, что сигналы с выходов блока 18,19 станут неравными, т.е. опорное напр жение будет откорректировано . Регистры последовательных приближений последовательно мен ют состо ние разр дов до младшего при поступлении импульсов на тактовый вход, а затем фиксируют это состо ние до прихода импульса на вход установки , т.е. до следующего цикла преобразовани .

В результате уравновешивани  получаем :

и

on

sincf Uon,T К sincp,

cosq UOB,,-K cosCf f.

Ha тактирующий вход регистров 7,12 поступают синхроимпульсы (фиг.6m) с выхода блока 8 определени  максимума, формирование которых происходит следующим образом. Триггер 25 блока 8 (фиг.З) формирует строб, в течение которого тактирующие импульсы с генератора 27 через элемент И 26 поступают на вход счетчика 28. Передний фронт строба (фиг.6§) определ етс  временем t прихода импульсов с блока 9 определени  квадранта (фиг.бе,f) на вход зле- мента ИЛИ 32, задний фронт строба формируетс  по окончании строб-импульса (фиг.6,Ь) с выхода дешифратоpa 30.Момент времени t соответ- ствует 1/4 периода несущей частоты, а весь цикл преобразовани  не прерзы- шает 1/2 периода несущей частоты.Эти временные соотношени  определ ют выбор частоты генератора 27 и разр дность счетчика 28, который формирует на выходах дешифратора все необходимые устройству синхронизации сигналы (фиг.6 h, k, 1, m).

Claims (5)

1. Преобразователь угла поворота вала в код, содержащий синусно-коси- нусный датчик, блок определени  квадранта , первый и второй регистры последовательных приближений, первый и второй преобразователи кода в напр жение , выходы которых подключены к одним входам первого и второго блоков сравнени  соответственно, блек опорного напр жени  один выход которого подключен к входу синусно-ко- синусного датчика, блок эталонного напр жени , регистр, отличающийс  тем, что, с целью повышени  быстродействи  и упрощени  преобразовател , в него введены блок опре- 30 напр жение, выходы блока опорного делени  максимума напр жени , два пи- паг11) жени  соединены с п тым и шестым ковых детектора, блок управлени  ре- нхолтами пиковых детекторов, второй и

третий выходы блока управлени  регистрами подключены к информационным

35

гистрами, два кодовых преобразовател , третий регистр последовательных приближений, третий преобразователь кода в напр жение, аналоговый вход которого подключен к выходу блока эталонного напр жени , а выход соединен с аналоговыми входами первого и второго преобразователей кода в напр же- 40 довательных приближений подключен к иие, один выход блока опорного напр - входам младщих разр дов регистра, жени  подключен к первому входу блока определени  квадранта, второй и третий входы которо,го подключены к пернходам второго и первого регистров последовательных приближений, третий вькод блока определени  максимума подключен к управл ющему входу регистра , выхо;;ы второго регистра после2 . Преобразователь по п.1, о т - л и ч а ю щ и и с   тем, что пиковый детектор содержит элемент ИЛИ,

вому и второму выходами синусно-коси- 45 коммутатор, регистр последовательных нусного датчика соответственно, кото- приближений, преобразователь кода в рые подключены к первым входам первого и второго пиковых детекторов соотнапр жение , блок сравнени , тактовый и установочный входы регистра после- |довательных приближений  вл ютс  втоветственно , первый и второй выходы

бпоЛа определени  квадрантов подклю- Q рым и третьим входами пикового детек- чены к соответствующим входам блока тора, а выход подключен к цифровым определени  максимума напр жени ,третий и четвертый выходы блока определени  квадранта подключены к входам двух старших разр дов регистра, первый выход блока определени  максимума напр жени  подключен к первому входу блока управлени  регистрами.

55

входам преобразовател  кода в напр жение , выход которого  вл етс  выходом пикового детектора и подключен к одному входу блока сравнени , другой вход которого  вл етс  первым входом пикового детектора, а выход соединен с информационным входом регистра последовательных приближений.

к вторым входам первого и второго пи

корых детекторов и к тактовым входам пррпого и второго регистров последовательных приближений, первый и вто- po;i выходы блока определени  квадрантов подключены к третьим входам первого и второго пиковых детекторов соотнетственно, выходы которых под- ключерты к другим входам первого и второго блоков сравнени  соответственно , выходы которых подключены к второму и третьему входам блока управлени  регистрами, четвертый вход которого подключен к четвертому выходу блока определени  квадранта, первый и второй выходы блока управлени  регистрами подключены к тактовому и информационному входам третьего регистра последовательных приближений, второй выход блока определени  максимума напр жений подключен к установочным входам регистров последовательных напр жений и четвертым входам пи- коьых детекторов, выходы первого и второго регистров последовательных приближений через первый и второй кодовые преобразователи соответственно подключены к цифровым входам первого . и  торого преобразователей кода в

довательных приближений подключен к входам младщих разр дов регистра,

нходам второго и первого регистров последовательных приближений, третий вькод блока определени  максимума подключен к управл ющему входу регистра , выхо;;ы второго регистра последовательных приближений подключен к входам младщих разр дов регистра,

2. Преобразователь по п.1, о т - л и ч а ю щ и и с   тем, что пиковый детектор содержит элемент ИЛИ,

коммутатор, регистр последовательных приближений, преобразователь кода в

напр жение, блок сравнени , тактовый и установочный входы регистра после- |довательных приближений  вл ютс  вторым и третьим входами пикового детек- тора, а выход подключен к цифровым

входам преобразовател  кода в напр жение , выход которого  вл етс  выходом пикового детектора и подключен к одному входу блока сравнени , другой вход которого  вл етс  первым входом пикового детектора, а выход соединен с информационным входом регистра последовательных приближений.

91

первый вход элемента ИЛИ соединен с установочным входом регистра последовательных приближений, второй  вл етс  четвертым входом пикового детектора , выход подключен к управл ющему входу коммутатора, выход которого подключен к аналоговому входу преобразовател  кода в напр жение, а информационные входы  вл ютс  п тым и шестым входами пикового детектора

3. Преобразователь по п.1, о т - личающийс   тем, что блок определени  квадранта содержит три нуль-компаратора и два элемента ИСК- ЛОЧАЮЩЕЕ ИЛИ, входы первого, второго и третьего нуль-компараторов  вл ютс  соответственно первым, вторым и третьим входами блока, выходы первого и второго нуль-компараторов подключены к входам первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго и третьего нуль-компараторов подключены к входам второго элемента ИСК- ЛОЧАЮЩЕЕ ИЛИ, выходы второго и третьего нуль-компараторов  вл ютс  первым и вторым выходами блока соответственно , выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  третьим и четвертым выходами блока.

о т - блок

4.Преобразователь по п.1 личающийс  тем, чт определени  максимума напр жений содержит генератор импульсов, триггер, элемент И, два счетчика, два дешифратора , элемент ИЛИ, входы которого  вл ютс  входами блока, а выход подключен к одному входу триггера, выхо

10

5

0

которого подключен к одному входу элемента И, другой вход которого соединен с выходом генератора импульсов, а выход подключен к входу первого счетчика, выходы которого подключены к входам первого дешифратора, один выход которого  вл етс  первым выходом блока, а другой подключен к входу второго счетчика, выходы которого соединены с входами второго дешифратора , первый выход которого  вл етс  вторым выходом блока, второй подключен к другому входу триггера, а третий  вл етс  третьим выходом блока.

5. Преобразователь по п.1, о т - л И ч а ю щ и и с   тем, что блок управлени  регистрами содержит три элемента ИСКЛЮЧ/МОЩЕЕ ИЛИ, инвертор, . элемент ИЛИ, входы первого элемента ИСК ПОЧАЮ(ЦЕЕ ИЛИ  вл ютс  вторым и третьим входами блока, а выход подключен к одному входу элемента ИЛИ, другой вход которого  вл етс  первым 5 входом блока, а выход - первым выходом блока, первый вход второго элемента ИСКЛЮЧМЩЕЕ ЯПИ  вл етс  четвертым входом блока, а вьгход - третьим выходом блока, второй вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ через инвертор подключен к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента ИСКШ)ЧАЮЩЕЕ ИЛИ, а второй вход - с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход . третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  вторым выходом блока.

0

5

13(20)

фиг. 2

Фиг.

1Э . -.1-1 T

d e f

 

/77

ЛПППППППП

Редактор М.Циткина

Составитель М.Сидорова

Техред А. Кравчук Корректор И.Муска

Заказ 5200/57 Тираж 899Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

-пшпппп--ппппппп

Фив.6