[go: up one dir, main page]

RU95114216A - Адаптивная антенная решетка - Google Patents

Адаптивная антенная решетка

Info

Publication number
RU95114216A
RU95114216A RU95114216/09A RU95114216A RU95114216A RU 95114216 A RU95114216 A RU 95114216A RU 95114216/09 A RU95114216/09 A RU 95114216/09A RU 95114216 A RU95114216 A RU 95114216A RU 95114216 A RU95114216 A RU 95114216A
Authority
RU
Russia
Prior art keywords
inputs
outputs
multipliers
output
adaptive
Prior art date
Application number
RU95114216/09A
Other languages
English (en)
Other versions
RU2099838C1 (ru
Inventor
А.В. Колинько
В.Ф. Комарович
Л.А. Марчук
А.Н. Савельев
Original Assignee
Военная академия связи
Filing date
Publication date
Application filed by Военная академия связи filed Critical Военная академия связи
Priority to RU95114216A priority Critical patent/RU2099838C1/ru
Priority claimed from RU95114216A external-priority patent/RU2099838C1/ru
Publication of RU95114216A publication Critical patent/RU95114216A/ru
Application granted granted Critical
Publication of RU2099838C1 publication Critical patent/RU2099838C1/ru

Links

Claims (2)

1. Адаптивная антенная решетка, содержащая N антенных элементов, соединенных через комплексные весовые умножители с соответствующими входами общего сумматора, N адаптивных контуров с управляющими входами, первые входы которых соединены с выходами соответствующих антенных элементов, вторые входы соединены с выходом общего сумматора, а первые выходы подключены к соответствующим управляющим входам комплексных весовых умножителей, отличающаяся тем, что дополнительно введен блок максимизации выходной мощности, первые и вторые входы которого соединены соответственно с первыми и вторыми выходами адаптивных контуров, а выходы соединены с соответствующими третьими входами адаптивных контуров.
2. Адаптивная антенная решетка по п. 1, отличающаяся тем, что блок максимизации выходной мощности состоит из коммутатора, N первых делителей, запоминающих устройств, первого сумматора, (N-1)) блоков комплексного сопряжения, (N-1) первых умножителей, (N-2) вторых делителей, (N-2) вторых сумматоров, блока формирования параметра регуляризации, N • N вторых умножителей и N выходных сумматоров, причем первые выходы блоков адаптивных контуров через коммутатор, управляющий вход которого подсоединен к внешнему устройству, подключены к первым входам первых делителей, вторые входы которых соединены с первым выходом коммутатора, а выходы подключены к входам запоминающих устройств, причем выход первого запоминающего устройства подключен к первому входу первого сумматора, а выходы остальных запоминающих устройств соединены с входами блоков комплексного сопряжения, с первыми входами первых умножителей и с первыми входами соответствующих вторых умножителей, выходы блоков комплексного сопряжения подключены к первым входам соответствующих вторых умножителей и к вторым входам первых умножителей, выходы которых попарно подключены к первым и вторым входам соответствующих вторых делителей, выходы которых соединены с первыми входами вторых сумматоров, причем вторые входы первого и вторых сумматоров подключены к выходу блока формирования параметра регуляризации, а выходы первого сумматора и вторых сумматоров соединены с первыми входами соответствующих вторых умножителей, вторые входы которых подключены к соответствующим вторым выходам блоков адаптивных контуров, а выходы соединены с входами соответствующих выходных сумматоров, выходы которых подключены к третьим входам соответствующих адаптивных контуров.
RU95114216A 1995-08-08 1995-08-08 Адаптивная антенная решетка RU2099838C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU95114216A RU2099838C1 (ru) 1995-08-08 1995-08-08 Адаптивная антенная решетка

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU95114216A RU2099838C1 (ru) 1995-08-08 1995-08-08 Адаптивная антенная решетка

Publications (2)

Publication Number Publication Date
RU95114216A true RU95114216A (ru) 1997-08-27
RU2099838C1 RU2099838C1 (ru) 1997-12-20

Family

ID=20171147

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95114216A RU2099838C1 (ru) 1995-08-08 1995-08-08 Адаптивная антенная решетка

Country Status (1)

Country Link
RU (1) RU2099838C1 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2466482C1 (ru) * 2011-03-16 2012-11-10 Дмитрий Давидович Габриэльян Адаптивная антенная решетка
RU2633029C1 (ru) * 2016-04-25 2017-10-11 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Передающая адаптивная антенная решетка
RU195782U1 (ru) * 2019-09-25 2020-02-05 Новиков Артем Николаевич Широкополосная адаптивная антенная решетка
RU2747377C1 (ru) * 2020-10-15 2021-05-04 Акционерное общество научно-внедренческое предприятие "ПРОТЕК" Способ компенсации помеховых сигналов в комбинированной адаптированной антенной решетке

Similar Documents

Publication Publication Date Title
JPS54139351A (en) Digital computer having multiple processor function using composite intelligent memory and input*output modules
EP0370543A3 (en) Digital neural network
EP0372350A3 (en) Programmable digital filter
Strader et al. A canonical bit-sequential multiplier
US3987292A (en) Discrete Fourier transform via cross correlation charge transfer device
RU95114216A (ru) Адаптивная антенная решетка
US5644523A (en) State-controlled half-parallel array Walsh Transform
EP0331717B1 (en) Fast multiplier circuit
US4588980A (en) Residue to analog converter
US4811259A (en) Limited shift signal processing system and method
Maruyama et al. VLSI architecture and implementation of a multifunction, forward/inverse discrete cosine transform processor
JP2529229B2 (ja) コサイン変換装置
Yung et al. Part 1: VLSI implementation of an optimised hierarchical multiplier
Nun et al. A modular approach to the hardware implementation of digital filters
JP2817479B2 (ja) 弾性表面波回路装置
SU1450081A2 (ru) Устройство дл цифровой фильтрации
SU1149247A1 (ru) Четверичный сумматор
RU97119877A (ru) Адаптивная антенная решетка
Wang An efficient and flexible bit‐level systolic array for inner product computation and its application to fir filtering
SU1580351A1 (ru) Конвейерное устройство дл делени итерационного типа
SU790329A1 (ru) Многофункциональный логический модуль
SU1764050A1 (ru) Сумматор по модулю три
SU1193777A1 (ru) Цифровой фильтр
SU841049A1 (ru) Ячейка пам ти дл регистра сдвига
SU1691834A1 (ru) Устройство дл умножени по модулю К