SU1149247A1 - Четверичный сумматор - Google Patents

Abstract

ЧЕТВЕРИЧНЫЙ СУММАТОР, содержащий три элемента РАВНОЗНАЧНОСТЬ и И, причем первый вход первого элемента РАВНОЗНАЧНОСТЬ соединен с входом инверсного значений; младшего разр да первого слагаемого четвертичного сзпдаатора, второй вход соединен с входом пр мого значени  младшего разр да второго слагаемого, а третий вход с входом переноса четвертичного сумматора, входы второго элемента РАВНОЗНАЧНОСТЬ соединены соответственно с входом пр мого значени  старшего разр да первого слагаемого и с входом инверсного значени  старшего разр да второго слагаемого четвертичного сз№Я4атора, а выход соединен с первым входом элемента И, первый вход третьего элемента РАВНОЗНАЧЮСТЬ соединен с входом Еф мого значени  младшего разр да первого слагаемого четвертичного сумматора, отличающ и и с   тем, что, с целью упрощени , он дополнительно содержит три сумматора по модулю два, причем второй и третий входы третьего элемента РАВНОЗНАЧНОСТЬ соединены с входами инверсного значени  старшего разр да первого слагаемого и пр мого значени  старшего разр да второго слагаемого четвертичного сумматора, выход первого элемента РАВНОЗНАЧНОСТЬ соединен с перBbJM входом первого сумматора по модулю два и с вторал входом элемента И, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с вторьм входом первого сумматора по модулю два, третий вход которого соединен с входом пр мого значени  старшего разр да первого слагаемого четвертичного сумматора, а выход подключен к вЕлходу младшего разр да суммы четвертичного с матора, входы второго сумматора по модулю два соединегал соответственно с входами значений младшего разр да второго слагаемого и переноса 4 СО lN9 4 четвертичного сумматора, выход второго сзгмматора по модулю два соединен с выходом старшего разр да суммы четвертичного сумматора, выход элемента И соединен с первьм входе третьего сумматора по модулю два, второй вход которого подключен к выходу третьего элeмeнta РАВНОЗНАЧНОСТЬ , а третий вход соединен с входом пр мого значени  старшего разр да первого слагаемого четвертичного сумматора, выход третьего сумматора по модулю два соединен с выходом переноса четвертичного сумматора.

Description

Изобретение относитс  к вычислительной технике и может, быть использовано в устройствах обработки цифровой информации.

Известен четвертичный сумматор, содержащий семнадцать элементов РАВНОЗНАЧНОСТЬ и осуществл кмдай сложение двух двухразр дньй чисел

Недостатком сумматора  вл етс  сложность конструкции.

Наиболее близким к предлагаемому по технической сущности  вл етс  четвертичный сумматор, содержадий три элемента РАВНОЗНАЧНОСТЬ и элемент И, причем первый вход первого элемента РАВНОЗНАЧНОСТЬ соединен с входом инверсного значени  младшего разр да первого слагаемого четвертичного сумматора, второй вход соединен с входом пр мого значени  младшего разр да второго слагаемого , а третий вход - с входом переноса четвертичного сукматора, входы второго элемента РАВНОЗНАЧНОСТЬ соединены соответственно с входом пр мого значени  старшего разр да первого слагаемого и с входом инверсного значени  старшего разр да второго слагаемого четвертичного сумматора, ;а выход соединен с первь1м входом элемента И, первый вход третьего элемента РАВНОЗНАЧНОСТЬ соединен с входом пр мого значени  младшего разр да .первого слагаемого четвертичного сумматора.

Сумматор содержит также допо йительно восемь элементов РАВНОЗНАЧНОСТЬ и четыре элемента И 23

Недостатком известного сумматора  вл етс  сложность конструкции, выражающа с  в большом числе логических элементов.

Цель изобретени  - упрощение четверичного сумматора.

Поставленна  цель достигаетс  тем, что четверичный , содержащий три элеме ча РАВНОЗНАЧНОСТЬ и элемент И, первый . вход первого элемента РАВНОЗНАЧНОСТ соединен с входом инверсного значени  младшего разр да первого слагаемого четвертичного сумматора, второй вход соединен с входом пр мого значени  младшего разр да второго слагаемого, а тре-пШ эход - с входом переноса четвертичного сумматора , входы второго элемента РАВНОЗНАЧНОСТЬ соединены соответственно с входом пр мого значени  старшего разр да первого слагаемого и со входом инверсного значени  старшего разр да второго слагаемого четвертичного сумматора, а выход соединен с первым входом элемента И, первый вход третьего элемента РАВНОЗНАЧНОСТЬ соединен с входом пр мого значени  младшего разр да первого слагаемого четвертичного сумматора, дополнительно содержит три сумматора по модулю два, причем второй и третий входы третьего элемента РАВНОЗНАЧНОСТЬ соединены

G входами инверсного значени  старшего разр да первого слагаемого и пр мого значени  старшего разр да второго слагаемого четвертичного сумматора, выход первого элемента РАВНОЗНАЧНОСТЬ соединен с первым входом первого сз мматора по модулю два и с вторьм входом элемента и, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с вторым входом первого сумматора по модулю два, третий вход которого соединен с входом пр мого значени  старшего разр да первого слагаемого четвертичного сумматора, а

выход подключен к выходу младш:его разр да суммы четвертичного сумматора , входы второго сумматора по модулю два соединены соответственно с входами пр мых значен1 1 младшего разр да первого слагаемого, младшего разр да второго сла1гаемого и переноса четвертичного сумматора , выход второго сумматора по модулю два соединен с выходом старшего разр да суммы четвертичного сумматора, выход элемента И соединен с перв(ф( входом третьего сумматора по модулю два, второй вход которого подключен к выходу третьего элемента РАВНОЗНАЧНОСТЬ, а третий вход соединен с входом пр мого значени  етарвюго разр да первого слагаемого четвертичного сумматора, выкод третьего су 1атоРа по модулю два соединен с выходом переноса четвертичного сумматора .

На чертеже представлена функциональна  схема четверичность сумматора .

Сумматор содерлсит элементы РАВНОЗНАЧНОСТЬ t-3, сумматоры по модулю два 4-6 и элемент И 7. На

входы 8 и 9 поступают пр мое и инверсное значени  старшего разр да первого слагаемого, на входы tO и 11 - пр мое и инверсное значени  ста1нпего разр да второго слагаемого , на входы 12 и 13 - пр мое и инверсное значений младшего разр да первого слагаемого, на вход 14 пр мое значение младшего разр да второго слагаемого, на вход 15 пр мое значение входного переноса.

U92474

Выходы 16 и 17  вл ютс  соответственно выходами старшего и младшего разр дов суммы, а выход 18 - выхо- , дом переноса.

5 В таблице представлены следующие значени : Х и Х - значени  старших разр дов, Xj и Xjj - младвшх разр дов первого и второго слагае Q lx , S. и 8 - значени  старшего 10 и младшего разр дов суммы, а Р переноса .

По сравнению с известным предлагаемой сумматор содержит вдвое меньшее количество логических злемен тов. Кроме того, он обладает меньшей задержкой формировани  суммы.

котора  составл ет f , где t- задержка элемента типа РАВНОЗНАЧНО-: СТЬ;9 тогда как у известного сумматора эта задержка составл ет 3tr ,

Claims (1)

1. ЧЕТВЕРИЧНЫЙ СУММАТОР, содержащий три элемента РАВНОЗНАЧНОСТЬ и элемент И, причем первый вход первого элемента РАВНОЗНАЧНОСТЬ соединен с входом инверсного значения младшего разряда первого слагаемого четвертичного сумматора, второй вход соединен с входом прямого значения младшего разряда второго слагаемого, а третий вход - с входом переноса четвертичного сумматора, входы второго элемента РАВНОЗНАЧНОСТЬ соединены соответственно с входом прямого значения старшего разряда первого слагаемого и с входом инверсного значения старшего разряда второго слагаемого четвертичного сумматора, а выход соединен с первым входом элемента И, первый вход третьего элемента РАВНОЗНАЧНОСТЬ соединен с входом прямого значения младшего разряда первого слагаемого четвертичного сумматора, отличающ и й с я тем, что, с целью упрощения, он дополнительно содержит три сумматора по модулю два, причем второй и третий входы третьего элемента РАВНОЗНАЧНОСТЬ соединены с входами инверсного значения старшего разряда первого слагаемого и прямого значения старшего разряда второго слагаемого четвертичного сумматора, выход первого элемента РАВНОЗНАЧНОСТЬ соединен с первым входом первого сумматора по модулю два и с вторым входом элемента И, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с вторьм входом первого сумматора по модулю два, третий вход которого соединен с входом прямого значения старшего разряда первого слагаемого четвертичного сумматора, а выход подключен к выходу младшего разряда суммы четвертичного сумматора, входы второго сумматора по модулю два соединены соответственно с входами прямых значений младшего разряда второго слагаемого и переноса четвертичного сумматора, выход второго сумматора по модулю два соединен с выходом старшего разряда суммы четвертичного сумматора, выход элемента И соединен с первьм входом третьего сумматора по модулю два, второй вход которого подключен к выходу третьего элемента РАВНОЗНАЧНОСТЬ, а третий вход соединен с входом прямого значения старшего разряда первого слагаемого четвертичного сумматора, выход третьего сумматора по модулю два соединен с выходом переноса четвертичного сумматора.