RU2762547C1 - Threshold module - Google Patents
Threshold module Download PDFInfo
- Publication number
- RU2762547C1 RU2762547C1 RU2021109209A RU2021109209A RU2762547C1 RU 2762547 C1 RU2762547 C1 RU 2762547C1 RU 2021109209 A RU2021109209 A RU 2021109209A RU 2021109209 A RU2021109209 A RU 2021109209A RU 2762547 C1 RU2762547 C1 RU 2762547C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- threshold
- output
- majority
- arguments
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used in the construction of automation equipment, functional units of control systems, etc.
Известны пороговые модули (см., например, патент РФ 2710877, кл. G06F 7/57, 2020 г.), которые реализуют пороговую функцию с единичными весами аргументов и порогом n-3, зависящую от n аргументов – входных двоичных сигналов, при n=7.Known threshold modules (see, for example, RF patent 2710877, class G06F 7/57, 2020), which implement a threshold function with unit weights of arguments and a threshold n-3, depending on n arguments - input binary signals, for n = 7.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка девяти входных сигналов.The reason that prevents the achievement of the technical result indicated below when using the known threshold modules is limited functionality due to the fact that the processing of nine input signals is not allowed.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит элемент 2И, элемент 2ИЛИ, пять мажоритарных элементов и реализует пороговую функцию с единичными весами аргументов и порогом n-3, зависящую от n аргументов – входных двоичных сигналов, при n=7.The closest device for the same purpose to the claimed invention in terms of a set of features is the threshold module adopted as a prototype (RF patent 2700554, class G06F 7/57, 2019), which contains element 2I, element 2OR, five majority elements and implements the threshold function with unit weights of arguments and a threshold of n-3, depending on n arguments - input binary signals, for n = 7.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка девяти входных сигналов.The reason that prevents the achievement of the technical result specified below when using the prototype includes limited functionality due to the fact that the processing of nine input signals is not allowed.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации пороговой функции с единичными весами аргументов и порогом n-3, зависящей от n аргументов – входных двоичных сигналов, при n=9.The technical result of the invention is to expand the functionality by ensuring the implementation of a threshold function with unit weights of arguments and a threshold of n-3, depending on n arguments - input binary signals, with n = 9.
Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем элемент 2И, элемент 2ИЛИ и пять мажоритарных элементов, второй, третий входы четвертого мажоритарного элемента соединены соответственно с выходами второго, третьего мажоритарных элементов, особенность заключается в том, что в него дополнительно введены четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход элемента 2ИЛИ, i-й вход и выход пятого мажоритарного элемента соединены соответственно с i-м входом j-го мажоритарного элемента, первым входом элемента 2И, выходом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом элемента 2ИЛИ, выход четвертого мажоритарного элемента, первый вход и выход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом элемента 2И, выходом первого мажоритарного элемента и вторым входом элемента 2ИЛИ, а первый, второй, третий входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход элемента 2И соединены соответственно с (3×i-2)-м, (3×i-1)-м, (3×i)-м входами и выходом порогового модуля.The specified technical result in the implementation of the invention is achieved in that in the threshold module containing element 2I, element 2OR and five majority elements, the second, third inputs of the fourth majority element are connected respectively to the outputs of the second, third majority elements, the peculiarity is that it additionally introduced four elements EXCLUSIVE OR, i-th j-th input the EXCLUSIVE OR element, the output of the 2OR element, the i-th input and the output of the fifth majority element are connected respectively to the i-th input of the j-th majority element, the first input of the 2I element, the output of the i-th EXCLUSIVE OR element and the first input of the 2OR element, the output of the fourth of the majority element, the first input and output of the fourth EXCLUSIVE OR element are connected, respectively, to the second input of element 2I, the output of the first majority element and the second input of element 2OR, and the first, second, third inputs of the i-th element EXCLUSIVE OR and the output of element 2I are connected respectively to ( 3 × i-2) -m, (3 × i-1) -m, (3 × i) -m inputs and output of the threshold module.
На чертеже представлена схема предлагаемого порогового модуля.The drawing shows a diagram of the proposed threshold module.
Пороговый модуль содержит элемент 2И 1, элемент 2ИЛИ 2, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 31, …, 34 и мажоритарные элементы 41, …, 45, причем i-й вход элемента 3j и i-е входы элементов 34, 45 соединены соответственно с i-м входом элемента 4j и выходами элементов 4i, 3i·, первый, второй входы элемента 1 и первый, второй входы элемента 2 подключены соответственно к выходам элементов 2, 44 и 45, 34, а первый, второй, третий входы элемента 3i и выход элемента 1 соединены соответственно с (3×i-2)-м, (3×i-1)-м, (3×i)-м входами и выходом порогового модуля.The threshold module contains
Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый, …, девятый входы подаются соответственно двоичные сигналы x1, …, х9 ∈{0,l}. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов у2×i-1 , y2×i предлагаемого порогового модуля, полученные для всех возможных наборов значений сигналов х3×i-2, x3×i-1, x3×i, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов у1, …, у6.The proposed threshold module operates as follows. On its first, ..., ninth inputs, respectively, binary signals x 1 , ..., x 9 ∈ {0, l} are supplied. In the tables below. 1 and tab. 2 shows, respectively, the values of the internal signals for 2 × i-1 , y 2 × i of the proposed threshold module, obtained for all possible sets of signal values x 3 × i-2 , x 3 × i-1 , x 3 × i , and the values of its output signal Z obtained for all possible sets of signal values y 1 , ..., y 6 .
Согласно табл. 1, табл. 2 имеемAccording to the table. 1, tab. 2 we have
где есть пороговая функция с единичными весами аргументов x1,…, x9 и порогом 6.where there is a threshold function with unit weights of arguments x 1 , ..., x 9 and a threshold of 6.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует пороговую функцию с единичными весами аргументов и порогом n-3, зависящую от n аргументов - входных двоичных сигналов, при n=9.The above information allows us to conclude that the proposed threshold module has broader functional capabilities compared to the prototype, since it implements a threshold function with unit weights of arguments and a threshold of n-3, depending on n arguments - input binary signals, for n = 9.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109209A RU2762547C1 (en) | 2021-04-02 | 2021-04-02 | Threshold module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109209A RU2762547C1 (en) | 2021-04-02 | 2021-04-02 | Threshold module |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2762547C1 true RU2762547C1 (en) | 2021-12-21 |
Family
ID=80039246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2021109209A RU2762547C1 (en) | 2021-04-02 | 2021-04-02 | Threshold module |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2762547C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2809477C1 (en) * | 2023-03-22 | 2023-12-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Threshold module for implementing threshold function with single weights of arguments and threshold of three |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3584205A (en) * | 1968-10-14 | 1971-06-08 | Ibm | Binary arithmetic and logic manipulator |
JP3555110B2 (en) * | 2001-02-15 | 2004-08-18 | 日本電信電話株式会社 | Logic function reconfigurable integrated circuit and reconfiguration method |
RU2472209C1 (en) * | 2012-02-08 | 2013-01-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Logic module |
RU2610678C1 (en) * | 2015-11-24 | 2017-02-14 | Олег Александрович Козелков | Universal logic module |
RU2700554C1 (en) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
-
2021
- 2021-04-02 RU RU2021109209A patent/RU2762547C1/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3584205A (en) * | 1968-10-14 | 1971-06-08 | Ibm | Binary arithmetic and logic manipulator |
JP3555110B2 (en) * | 2001-02-15 | 2004-08-18 | 日本電信電話株式会社 | Logic function reconfigurable integrated circuit and reconfiguration method |
RU2472209C1 (en) * | 2012-02-08 | 2013-01-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Logic module |
RU2610678C1 (en) * | 2015-11-24 | 2017-02-14 | Олег Александрович Козелков | Universal logic module |
RU2700554C1 (en) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Majority module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2809477C1 (en) * | 2023-03-22 | 2023-12-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Threshold module for implementing threshold function with single weights of arguments and threshold of three |
RU2812688C1 (en) * | 2023-08-11 | 2024-01-31 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Threshold module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2701461C1 (en) | Majority module | |
RU2700554C1 (en) | Majority module | |
RU2704735C1 (en) | Threshold module | |
RU2762547C1 (en) | Threshold module | |
RU2703675C1 (en) | Logic converter | |
RU2697727C2 (en) | Majority module | |
RU2700553C1 (en) | Majority module | |
RU2714216C1 (en) | Threshold module | |
RU2621376C1 (en) | Logic module | |
RU2812272C1 (en) | Threshold module | |
RU2710877C1 (en) | Majority module | |
RU2812688C1 (en) | Threshold module | |
RU2776923C1 (en) | Majority module | |
RU2776920C1 (en) | Logic module | |
RU2676888C1 (en) | Logical module | |
RU2775573C1 (en) | Majority module | |
RU2787338C1 (en) | Logic converter | |
RU2700555C1 (en) | Majority module | |
RU2778677C1 (en) | Majority module | |
RU2778677C9 (en) | Majority module | |
RU2812760C1 (en) | Threshold module | |
RU2768627C1 (en) | Logic converter | |
RU2778678C1 (en) | Logic module | |
RU2787336C1 (en) | Threshold module | |
RU2764709C1 (en) | Majority module |