[go: up one dir, main page]

RU2757821C1 - Threshold module - Google Patents

Threshold module Download PDF

Info

Publication number
RU2757821C1
RU2757821C1 RU2020131868A RU2020131868A RU2757821C1 RU 2757821 C1 RU2757821 C1 RU 2757821C1 RU 2020131868 A RU2020131868 A RU 2020131868A RU 2020131868 A RU2020131868 A RU 2020131868A RU 2757821 C1 RU2757821 C1 RU 2757821C1
Authority
RU
Russia
Prior art keywords
inputs
elements
input
outputs
output
Prior art date
Application number
RU2020131868A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2020131868A priority Critical patent/RU2757821C1/en
Application granted granted Critical
Publication of RU2757821C1 publication Critical patent/RU2757821C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: computing technology.SUBSTANCE: disclosed is threshold module containing eight OR elements and seven AND elements, wherein the first, second inputs of the ithOR element and the first, second inputs of the jthAND element are connected with the first, second inputs of the ithAND element and the (2×j-1)th, (2×j)thinputs of the threshold module, respectively, wherein an OR element and two AND elements are additionally introduced thereto, the first, second inputs of the fourth, the first, second inputs of the sixth, and the first, second inputs of the fifth OR element are connected with the outputs of the first, second OR elements, the outputs of the first, second, and the first, second inputs of the fifth AND element, respectively, the first, second inputs of the fifth and the first, second, third inputs of the seventh OR element are connected to the output of the fourth AND element, the output of the sixth OR element, and the outputs of the sixth, seventh, fifth AND elements, respectively, the outputs of the third and fourth OR elements are connected with the combined second inputs of the seventh, eighth and the combined first inputs of the sixth, eighth AND elements, respectively, the outputs of the seventh, eighth and fifth OR elements are connected to the first inputs of the ninth OR, AND elements, and the combined first input of the seventh AND element, the second input of the eighth OR element, respectively, the outputs of the ninth and third AND elements are connected with the second input of the ninth OR element and the combined second input of the sixth AND element, third input of the eighth OR element, respectively, and the output of the eighth, the second input of the ninth AND elements, and the output of the ninth OR element are connected to the first input of the eighth OR element, the seventh input and the output of the threshold module, respectively, the fifth and sixth inputs whereof are connected with the first and second inputs of the third OR element, respectively.EFFECT: ensured execution of a threshold function with unit weights of arguments and a threshold of three.1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation tools, functional units of control systems, etc.

Известны пороговые модули (см., например, патент РФ 2701461, кл. G06F 7/57, 2019 г.), которые содержат элементы И, элементы ИЛИ и реализуют пороговую функцию с единичными весами аргументов и порогом три, зависящую от пяти аргументов - входных двоичных сигналов.Known threshold modules (see, for example, RF patent 2701461, class G06F 7/57, 2019), which contain AND elements, OR elements and implement a threshold function with unit weights of arguments and a threshold of three, depending on five arguments - input binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка семи входных сигналов.The reason that prevents the achievement of the technical result indicated below when using the known threshold modules is limited functionality due to the fact that processing of seven input signals is not allowed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 2704735, кл. G06F 7/00, 2019 г.), который содержит элементы И, элементы ИЛИ и реализует пороговую функцию с единичными весами аргументов и порогом три, зависящую от шести аргументов - входных двоичных сигналов. При этом глубину схемы прототипа образуют шесть логических элементов.The closest device for the same purpose to the claimed invention in terms of a set of features is the threshold module adopted as a prototype (RF patent 2704735, class G06F 7/00, 2019), which contains AND elements, OR elements and implements a threshold function with unit weights of arguments and a threshold of three, depending on six arguments - input binary signals. In this case, the depth of the prototype circuit is formed by six logical elements.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка семи входных сигналов.The reason that prevents the achievement of the technical result specified below when using the prototype includes limited functionality due to the fact that processing of seven input signals is not allowed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации пороговой функции с единичными весами аргументов и порогом три, зависящей от семи аргументов - входных двоичных сигналов, и не большая чем у прототипа схемная глубина.The technical result of the invention is to expand the functionality by ensuring the implementation of a threshold function with unit weights of arguments and a threshold of three, depending on seven arguments - input binary signals, and a circuit depth not greater than that of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем восемь элементов ИЛИ и семь элементов И, первый, второй входы i-го

Figure 00000001
элемента ИЛИ и первый, второй входы j-го
Figure 00000002
элемента И соединены соответственно с первым, вторым входами i-го элемента И и (2×j-1)-м, (2×j)-м входами порогового модуля, особенность заключается в том, что в него дополнительно введены элемент ИЛИ и два элемента И, первый, второй входы четвертого, первый, второй входы шестого и первый, второй входы пятого элементов ИЛИ соединены соответственно с выходами первого, второго элементов ИЛИ, выходами первого, второго и первым, вторым входами пятого элементов И, первый, второй входы пятого и первый, второй, третий входы седьмого элементов ИЛИ подключены соответственно к выходу четвертого элемента И, выходу шестого элемента ИЛИ и выходам шестого, седьмого, пятого элементов И, выходы третьего и четвертого элементов ИЛИ соединены соответственно с объединенными вторыми входами седьмого, восьмого и объединенными первыми входами шестого, восьмого элементов И, выходы седьмого, восьмого и пятого элементов ИЛИ подключены соответственно к первым входам девятых элементов ИЛИ, И и объединенным первому входу седьмого элемента И, второму входу восьмого элемента ИЛИ, выходы девятого и третьего элементов И соединены соответственно с вторым входом девятого элемента ИЛИ и объединенными вторым входом шестого элемента И, третьим входом восьмого элемента ИЛИ, а выход восьмого, второй вход девятого элементов И и выход девятого элемента ИЛИ подключены соответственно к первому входу восьмого элемента ИЛИ, седьмому входу и выходу порогового модуля, пятый и шестой входы которого соединены соответственно с первым и вторым входами третьего элемента ИЛИ.The specified technical result in the implementation of the invention is achieved by the fact that in the threshold module containing eight OR elements and seven AND elements, the first, second inputs of the i-th
Figure 00000001
OR element and the first, second inputs of the j-th
Figure 00000002
element AND are connected, respectively, with the first, second inputs of the i-th element AND and (2 × j-1) -m, (2 × j) -th inputs of the threshold module, the peculiarity is that an OR element and two element AND, the first, second inputs of the fourth, first, second inputs of the sixth and first, the second inputs of the fifth OR elements are connected respectively to the outputs of the first, second OR elements, the outputs of the first, second and first, second inputs of the fifth AND elements, the first, second inputs of the fifth and the first, second, third inputs of the seventh OR elements are connected respectively to the output of the fourth AND element, the output of the sixth OR element and the outputs of the sixth, seventh, fifth AND elements, the outputs of the third and fourth OR elements are connected, respectively, to the combined second inputs of the seventh, eighth and combined first inputs of the sixth, eighth AND elements, the outputs of the seventh, eighth and fifth OR elements are connected respectively to the first inputs of the ninth OR, AND elements and the combined first at the input of the seventh AND gate, the second input of the eighth OR gate, the outputs of the ninth and third AND gates are connected respectively to the second input of the ninth OR gate and the combined second input of the sixth AND gate, the third input of the eighth OR gate, and the output of the eighth, second input of the ninth AND gate, and the output of the ninth OR element is connected, respectively, to the first input of the eighth OR element, the seventh input and the output of the threshold module, the fifth and sixth inputs of which are connected respectively to the first and second inputs of the third OR element.

На чертеже представлена схема предлагаемого порогового модуля. Пороговый модуль содержит элементы ИЛИ 11, …, 19 и элементы И 21, …, 29, причем первый, второй входы элемента 1k

Figure 00000003
и первый, второй входы элемента 2j
Figure 00000004
подключены соответственно к первому, второму входам элемента 2k и (2×j-1)-му, (2×j)-му входам порогового модуля, первый, второй входы элемента 14 и первый, второй входы элемента 16 соединены соответственно с выходами элементов 11, 12 и 21, 22, первый, второй входы элемента 15 и первый, второй, третий входы элемента 17 подключены соответственно к выходам элементов 24, 16 и 26, 27, 25, выходы элементов 13 и 14 соединены соответственно с объединенными вторыми входами элементов 27, 28 и объединенными первыми входами элементов 26, 28, выходы элементов 17, 18 и 15 подключены соответственно к первым входам элементов 19, 29 и объединенным первому входу элемента 27, второму входу элемента 18, выходы элементов 29 и 23 соединены соответственно с вторым входом элемента 19 и объединенными вторым входом элемента 26, третьим входом элемента 18, а выход элемента 28, второй вход элемента 29 и выход элемента 19 подключены соответственно к первому входу элемента 18, седьмому входу и выходу порогового модуля, пятый и шестой входы которого соединены соответственно с первым и вторым входами элемента 13.The drawing shows a diagram of the proposed threshold module. The threshold module contains elements OR 1 1 , ..., 1 9 and elements AND 2 1 , ..., 2 9 , and the first, second inputs of element 1 k
Figure 00000003
and the first, second inputs of the element 2j
Figure 00000004
are connected respectively to the first, second inputs of element 2 k and (2 × j-1) th, (2 × j) th inputs of the threshold module, the first, second inputs of element 1 4 and the first, second inputs of element 1 6 are connected respectively to outputs of elements 1 1 , 1 2 and 2 1 , 2 2 , the first, second inputs of element 1 5 and the first, second, third inputs of element 1 7 are connected respectively to the outputs of elements 2 4 , 1 6 and 2 6 , 2 7 , 2 5 , the outputs of elements 1 3 and 1 4 are connected respectively to the combined second inputs of elements 2 7 , 2 8 and the combined first inputs of elements 2 6 , 2 8 , the outputs of elements 1 7 , 1 8 and 1 5 are connected respectively to the first inputs of elements 1 9 , 2 9 and the combined first input of element 2 7 , the second input of element 1 8 , the outputs of elements 2 9 and 2 3 are connected respectively to the second input of element 1 9 and combined by the second input of element 2 6 , the third input of element 1 8 , and the output of element 2 8 , the second input of element 2 9 and the output of element 1 9 are connected respectively to the first input element 1 8 , the seventh input and output of the threshold module, the fifth and sixth inputs of which are connected respectively to the first and second inputs of the element 1 3 .

Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы х1, …, х7 ∈{0,1}. Сигнал на выходе элемента 19 определяется выражениемThe proposed threshold module operates as follows. On its first, ..., seventh inputs, respectively, binary signals x 1 , ..., x 7 ∈ {0,1} are supplied. The signal at the output of element 1 9 is determined by the expression

Figure 00000005
Figure 00000005

в котором ∨, • есть символы операций ИЛИ, И. Следовательно, на выходе предлагаемого порогового модуля получимwhere ∨, • are symbols of operations OR, AND. Therefore, at the output of the proposed threshold module, we obtain

Figure 00000006
Figure 00000006

где

Figure 00000007
есть пороговая функция с единичными весами аргументов х1, …, х7 и порогом три.where
Figure 00000007
there is a threshold function with unit weights of arguments x 1, ..., x 7 and a threshold of three.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль имеет не большую чем у прототипа схемную глубину и обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку глубину схемы предлагаемого порогового модуля образуют шесть логических элементов и он реализует пороговую функцию с единичными весами аргументов и порогом три, зависящую от семи аргументов - входных двоичных сигналов.The above information allows us to conclude that the proposed threshold module has no greater circuit depth than the prototype and has wider functional capabilities compared to the prototype, since the circuit depth of the proposed threshold module is formed by six logical elements and it implements a threshold function with unit weights of arguments and a threshold three, depending on seven arguments - input binary signals.

Claims (1)

Пороговый модуль, содержащий восемь элементов ИЛИ и семь элементов И, причем первый, второй входы i-го
Figure 00000008
элемента ИЛИ и первый, второй входы j-гo
Figure 00000009
элемента И соединены соответственно с первым, вторым входами i-го элемента И и (2×j-1)-м, (2×j)-м входами порогового модуля, отличающийся тем, что в него дополнительно введены элемент ИЛИ и два элемента И, первый, второй входы четвертого, первый, второй входы шестого и первый, второй входы пятого элементов ИЛИ соединены соответственно с выходами первого, второго элементов ИЛИ, выходами первого, второго и первым, вторым входами пятого элементов И, первый, второй входы пятого и первый, второй, третий входы седьмого элементов ИЛИ подключены соответственно к выходу четвертого элемента И, выходу шестого элемента ИЛИ и выходам шестого, седьмого, пятого элементов И, выходы третьего и четвертого элементов ИЛИ соединены соответственно с объединенными вторыми входами седьмого, восьмого и объединенными первыми входами шестого, восьмого элементов И, выходы седьмого, восьмого и пятого элементов ИЛИ подключены соответственно к первым входам девятых элементов ИЛИ, И и объединенным первому входу седьмого элемента И, второму входу восьмого элемента ИЛИ, выходы девятого и третьего элементов И соединены соответственно со вторым входом девятого элемента ИЛИ и объединенными вторым входом шестого элемента И, третьим входом восьмого элемента ИЛИ, а выход восьмого, второй вход девятого элементов И и выход девятого элемента ИЛИ подключены соответственно к первому входу восьмого элемента ИЛИ, седьмому входу и выходу порогового модуля, пятый и шестой входы которого соединены соответственно с первым и вторым входами третьего элемента ИЛИ.A threshold module containing eight OR elements and seven AND elements, with the first, second inputs of the i-th
Figure 00000008
OR element and the first, second inputs of the j-th
Figure 00000009
element AND are connected, respectively, with the first, second inputs of the i-th element And and (2 × j-1) -m, (2 × j) -th inputs of the threshold module, characterized in that an OR element and two AND elements are additionally introduced into it , the first, second inputs of the fourth, first, second inputs of the sixth and first, the second inputs of the fifth OR elements are connected respectively to the outputs of the first, second OR elements, the outputs of the first, second and first, second inputs of the fifth AND elements, the first, second inputs of the fifth and first , the second, third inputs of the seventh OR elements are connected respectively to the output of the fourth AND element, the output of the sixth OR element and the outputs of the sixth, seventh, fifth AND elements, the outputs of the third and fourth OR elements are connected, respectively, to the combined second inputs of the seventh, eighth and combined first inputs of the sixth , the eighth AND elements, the outputs of the seventh, eighth and fifth OR elements are connected, respectively, to the first inputs of the ninth OR, AND elements and the combined first input of the seventh th element And, the second input of the eighth element OR, the outputs of the ninth and third elements And are connected respectively to the second input of the ninth element OR and the combined second input of the sixth element AND, the third input of the eighth element OR, and the output of the eighth, the second input of the ninth element AND and the output of the ninth OR elements are connected, respectively, to the first input of the eighth OR element, the seventh input and output of the threshold module, the fifth and sixth inputs of which are connected respectively to the first and second inputs of the third OR element.
RU2020131868A 2020-09-24 2020-09-24 Threshold module RU2757821C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020131868A RU2757821C1 (en) 2020-09-24 2020-09-24 Threshold module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020131868A RU2757821C1 (en) 2020-09-24 2020-09-24 Threshold module

Publications (1)

Publication Number Publication Date
RU2757821C1 true RU2757821C1 (en) 2021-10-21

Family

ID=78289565

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020131868A RU2757821C1 (en) 2020-09-24 2020-09-24 Threshold module

Country Status (1)

Country Link
RU (1) RU2757821C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787336C1 (en) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596763A (en) * 1993-11-30 1997-01-21 Texas Instruments Incorporated Three input arithmetic logic unit forming mixed arithmetic and boolean combinations
RU2619197C1 (en) * 2016-01-21 2017-05-12 Межрегиональное общественное учреждение "Институт инженерной физики" Majority element "4 and more of 7"
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2704735C1 (en) * 2019-03-11 2019-10-30 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596763A (en) * 1993-11-30 1997-01-21 Texas Instruments Incorporated Three input arithmetic logic unit forming mixed arithmetic and boolean combinations
RU2619197C1 (en) * 2016-01-21 2017-05-12 Межрегиональное общественное учреждение "Институт инженерной физики" Majority element "4 and more of 7"
RU2701461C1 (en) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2704735C1 (en) * 2019-03-11 2019-10-30 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787336C1 (en) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2809477C1 (en) * 2023-03-22 2023-12-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module for implementing threshold function with single weights of arguments and threshold of three
RU2805313C1 (en) * 2023-05-11 2023-10-13 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2809190C1 (en) * 2023-05-25 2023-12-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Similar Documents

Publication Publication Date Title
RU2701461C1 (en) Majority module
RU2647639C1 (en) Logic converter
RU2700554C1 (en) Majority module
RU2417404C1 (en) Logic converter
RU2472209C1 (en) Logic module
RU2621281C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2757821C1 (en) Threshold module
RU2628117C1 (en) Majority module "three of five"
RU2703675C1 (en) Logic converter
RU2700553C1 (en) Majority module
RU2641454C2 (en) Logic converter
RU2249844C2 (en) Logic module
RU2300137C1 (en) Majority module
RU2697727C2 (en) Majority module
RU2621376C1 (en) Logic module
RU2714216C1 (en) Threshold module
RU2709664C1 (en) Threshold module
RU2230360C1 (en) Rank filter
RU2718209C1 (en) Logic module
RU2398265C2 (en) Logic module
RU2758187C1 (en) Logic module
RU2676888C1 (en) Logical module
RU2787336C1 (en) Threshold module
RU2778678C1 (en) Logic module