[go: up one dir, main page]

RU2610246C1 - Универсальный мажоритарный модуль - Google Patents

Универсальный мажоритарный модуль Download PDF

Info

Publication number
RU2610246C1
RU2610246C1 RU2015153217A RU2015153217A RU2610246C1 RU 2610246 C1 RU2610246 C1 RU 2610246C1 RU 2015153217 A RU2015153217 A RU 2015153217A RU 2015153217 A RU2015153217 A RU 2015153217A RU 2610246 C1 RU2610246 C1 RU 2610246C1
Authority
RU
Russia
Prior art keywords
input
module
majority
output
inputs
Prior art date
Application number
RU2015153217A
Other languages
English (en)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2015153217A priority Critical patent/RU2610246C1/ru
Application granted granted Critical
Publication of RU2610246C1 publication Critical patent/RU2610246C1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/0033Radiation hardening
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00392Modifications for increasing the reliability for protection by circuit redundancy
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748Structural details of configuration resources
    • H03K19/17764Structural details of configuration resources for reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Stored Programmes (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля. Технический результат достигается за счет универсального мажоритарного модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10 и выход модуля 11. 1 ил., 2 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2242044, кл. G06F 7/38, 2004 г.), которые содержат трехвходовые мажоритарные элементы и реализуют мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2533079, МПК Н03К 19/23, G06F 7/57, 2014 г.), который содержит элементы 2И, трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.
Техническим результатом изобретения является расширение функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля.
Указанный технический результат при осуществлении изобретения достигается тем, что в универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, дополнительно введен элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.
На чертеже представлена схема универсального мажоритарного модуля, предназначенного для реализации мажоритарных функций от трех аргументов при пяти входах модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, выход модуля 11, причем первый вход 1 модуля соединен с первым входом первого элемента И 8 и с первым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, второй вход 2 модуля соединен с первым входом второго элемента И 9 и со вторым входом мажоритарного элемента 6, третий вход 3 модуля соединен с вторым входом первого элемента И 8 и со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, четвертый вход 4 модуля соединен с первым входом мажоритарного элемента 6 и со вторым входом второго элемента И 9, пятый вход 5 модуля соединен с третьим входом мажоритарного элемента 6 и третьим входом второго элемента И 9, выход мажоритарного элемента 6 соединен с третьим входом первого элемента И 8, выход элемента НЕРАВНОЗНАЧНОСТЬ 7 соединен с четвертым входом второго элемента И 9, выход первого элемента И 8 соединен с первым входом элемента ИЛИ 10, выход второго элемента И 9 соединен с вторым входом элемента ИЛИ 10, выход элемента ИЛИ 10 соединен с выходом модуля 11.
Работа универсального мажоритарного модуля осуществляется следующим образом.
В зависимости от значений входных сигналов Y1, Y2, Y3, Y4, Y5, на входах 1, 2, 3, 4, 5 устройства, на выходах его элементов реализуются булевые функции, приведенные в табл. 1
Figure 00000001
Figure 00000002
В зависимости от настройки устройство реализует все мажоритарные функции от трех аргументов при пяти входах модуля.
Для реализации соответствующих мажоритарных функций необходимо на входы 1, 2, 3, 4, 5 устройства подать соответствующие настроечные сигналы в соответствии с таблицей настроек. Значения настроечных сигналов приведены в табл. 2.
Figure 00000003
Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует все мажоритарные функции, зависящие от трех аргументов для пяти входов модуля.

Claims (1)

  1. Универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, отличающийся тем, что дополнительно содержит элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.
RU2015153217A 2015-12-11 2015-12-11 Универсальный мажоритарный модуль RU2610246C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015153217A RU2610246C1 (ru) 2015-12-11 2015-12-11 Универсальный мажоритарный модуль

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015153217A RU2610246C1 (ru) 2015-12-11 2015-12-11 Универсальный мажоритарный модуль

Publications (1)

Publication Number Publication Date
RU2610246C1 true RU2610246C1 (ru) 2017-02-08

Family

ID=58457421

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015153217A RU2610246C1 (ru) 2015-12-11 2015-12-11 Универсальный мажоритарный модуль

Country Status (1)

Country Link
RU (1) RU2610246C1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757819C1 (ru) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство
RU2789750C1 (ru) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2347264C2 (ru) * 2007-04-17 2009-02-20 Академия Федеральной службы охраны Российской Федерации Трехэлементное мажоритарное устройство резервирования
RU81018U1 (ru) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" Мажоритарный элемент "три из пяти"
US20120217993A1 (en) * 2009-12-18 2012-08-30 Nikonov Dmitri E Spin torque magnetic integrated circuits and devices therefor
RU2476923C1 (ru) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Устройство для мажоритарного выбора сигналов
RU2505849C2 (ru) * 2010-12-03 2014-01-27 Российская Федерация в лице Министерства промышленности и торговли РФ Генератор сигналов, изменяющихся по булевым функциям
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2347264C2 (ru) * 2007-04-17 2009-02-20 Академия Федеральной службы охраны Российской Федерации Трехэлементное мажоритарное устройство резервирования
RU81018U1 (ru) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" Мажоритарный элемент "три из пяти"
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods
US20120217993A1 (en) * 2009-12-18 2012-08-30 Nikonov Dmitri E Spin torque magnetic integrated circuits and devices therefor
RU2505849C2 (ru) * 2010-12-03 2014-01-27 Российская Федерация в лице Министерства промышленности и торговли РФ Генератор сигналов, изменяющихся по булевым функциям
RU2476923C1 (ru) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Устройство для мажоритарного выбора сигналов

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757819C1 (ru) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство
RU2789750C1 (ru) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Similar Documents

Publication Publication Date Title
RU2618899C1 (ru) Мажоритарный модуль
RU2580801C1 (ru) Мажоритарный модуль
RU2517720C1 (ru) Логический преобразователь
GB2566896A (en) Methods and apparatus for authentication in an electronic device
WO2014206356A3 (en) System and method for extended peripheral component interconnect express fabrics
RU2610246C1 (ru) Универсальный мажоритарный модуль
BR112016001980A2 (pt) módulo emulador de comutador configurável
RU2610678C1 (ru) Универсальный логический модуль
RU2602382C1 (ru) Ранговый фильтр
TW201643587A (en) Regulator circuit and operation method thereof
RU2628117C1 (ru) Мажоритарный модуль "три из пяти"
Srivastava et al. Some sufficient conditions for Poisson distribution series associated with conic regions
RU2641454C2 (ru) Логический преобразователь
RU2697727C2 (ru) Мажоритарный модуль
RU2610676C1 (ru) Мажоритарный модуль для систем с реконфигурацией
RU2629451C1 (ru) Логический преобразователь
RU2634229C1 (ru) Логический преобразователь
RU2700553C1 (ru) Мажоритарный модуль
RU2626343C1 (ru) Настраиваемый логический модуль
RU2609743C1 (ru) Логический модуль
RU2621280C1 (ru) Компаратор двоичных чисел
RU2610673C1 (ru) Устройство обработки логической информации
RU2616890C1 (ru) Формирователь симметричных булевых функций
RU2626329C1 (ru) Компаратор двоичных чисел
RU2626346C1 (ru) Многофункциональный мажоритарный модуль

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20171212