RU1798900C - Формирователь импульсных сигналов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и предназначено дл  использовани  во входных логических цеп х широкополосных врем импульсных преобразователей. Устройство содержит усилитель-ограничитель, блок управлени , генератор тактовых импульсов , два реверсивных счетчика, два дешифратора , триггер. Блок управлени  содержит счетный триггер, четыре элемента И. 4 ил.

Description

Изобретение относитс  к импульсной технике и предназначено дл  использовани  во входных логических цеп х широкополосных врем импульсных преобразователей и измерительных приборов-частотомеров, фазометров , а также обнаружителей сигналов на фоне широкополосных помех.

Цель изобретени  - повышение помехоустойчивости при ограниченной скорости изменени .частоты входного сигнала.

На фиг.1 изображена структурна  схема формировател  импульсных сигналов.. На фиг,2-временные диаграммы, по сн ющие работу устройства без шумов: фиг.2а - входной сигнал; 26 - сигнал на вх.2 блока управлени ; 2в - код в первом реверсивном счетчике; 2г - код во втором реверсивном счетчике; 2д - выходной сигнал триггера. На фиг.З показаны временные диаграммы сигналов в соответствующих точках устройства 2 при действии на входе усилител -ограни- чител  1 смеси сигнала и шума; фиг.Зз - входной сигнал; 36 - сигнал на вх.2 блока управлени ;Зв - код в первом реверсивном счетчике; Зг - код во втором реверсивном счетчике; Зд - выходной сигнал триггера. На фиг.4 представлены временные диаграммы

сигналов в соответствующих точках предлагаемого устройства при действии на его входе такой же смеси сигнала и шума, как и на фиг.З; на фиг.4а - входной сигнал; фиг.46 - сигнал на вх.2 блока управлени ; 4в - код в первом реверсивном счетчике; фиг.4г - код во втором реверсивном счетчике; фиг.4д - выходной сигнал триггера.

Предложенное устройство (фиг.1) содержит усилитель-ограничитель (УО) 1, блок 2 управлени  (БУ), генератор 3 тактовых импульсов (Г), реверсивные счетчики (PC) 4 и 5, дешифраторы (ДШ) 6 и 7, триггер (Т) 8. Блок управлени  состоит из счетного триггера (СТ) 9 и четырех элементов И (10-13). Причем выход счетного триггера 9 соединен.с первыми входами первого и второго элементов И 10 и 11, второй вход первого из которых соединен с первым входом третьего элемента И12 и с первым выходом усилител -ограничител  1, вход которого соединен со входной шиной, второй выход - со вторым входом второго элемента И 11 и с первым входом четвертого элемента И 13, второй вход которого соединен с выходом генератора импульсов 3, со входом счетного триггера 9 и со вторым входом

ел

С

ч

00 Ю О

третьего элемента И 12, причем выходы пер- вого.и второго элементов И 10 и 11 соединены с входами суммировани  соответственно первого и второго реверсивных счетчиков 4 и 5, входы вычитани  которых соединены с выходами соответственно четвертого и третьего элементов И 13 и 12, выходы - через соответственно первый и второй дешифраторы 6 и 7 с S- и R-входами триггера 8, пр мой выход которого соединен с выходной шиной 15 и с третьим входом третьего элемента И 12, инверсный выход-стретьим входом четвертого элемента И 13.

Устройство работает следующим образом , входной гармонический сигнал поступает на усилитель-ограничитель 1, где преобразуетс  в последовательность пр моугольных импульсов, соответствующих по длительности половине периода сигнала. Эти импульсы с выхода усилител -ограничител  1 и импульсы с выходов триггера 8 через блок 2 управлени  задают режим работы первого 4 и второго 5 реверсивных счетчиков таким образом, что во врем  действи  отрицательной полуволны входного сигнала один реверсивный счетчик, например , первый 4 работает на суммирование, второй 5, при наличии логической единицы на соответствующем выходе триггера 8, на вычитание; Во врем  действи  положительной полуволны сигнала - наоборот. Считанные импульсы с частотой f0 поступают на блок 2 управлени  с генератора 3 тактовых импульсов, где с помощью счетного триггера 9 формируетс  последовательность счетных импульсов, имеюща  частоты f0/2.

Импульсы с частотой W2 через первый 10 и второй 11 элементы И поступают на входы суммировани  первого 4 и второго 5 реверсивных счетчиков, а импульсы с частотой f0 через четвертый 13 и третий 12 эле менты И поступают на входы вычитани  реверсивных счетчиков 4 и 5. Таким образом , накопление кода реверсивными счетчиками 4 и 5 ведетс  в два раза медленнее вычитани .

Дешифраци  нулевого состо ни , например , дешифратором 7 устанавливает триггер 8 в состо ние логической единицы и, таким образом, разрешает прохождение импульсов с частотой f0 через четвертый 13 элемент И на первый 4 реверсивный счетчик и запрещает их прохождение через третий

12 элемент И на второй 5 реверсивный счетчик .

Следовательно, в следующий момент возможна дешифраци  нулевого состо ни 

только на первом 4 реверсивном счетчике дешифратором б, который измен ет состо ние триггера 8 и, таким образом, запрещает первому 4 реверсивному счетчику считать в минус и разрешает считать в минус второму

5 реверсивному счетчику. Так как направле- ние.счета первого 4 и второго 5 реверсивных счетчиков управл етс  через, блок 2 управлени  входным сигналом, то в установившемс , режиме моменты переключени 

Claims (1)

1. триггера 8 будут соответствовать экстремумам входного сигнала. Запрещение счета в минус соответствующему реверсивному счетчику после дешифрации нул  на его выходах приводит к более быстрому накоплению кода в этом счетчике при действии на входе устройства смеси сигнала и широкополосного шума, что существенно увеличивает помехоустойчивость устройства. . Формула изобретени 

   Формирователь импульсных сигналов, содержащий блок управлени , который содержит четыре элемента И и счетный триггер , выход которого соединен с первыми входами, первого и второго элементов И,

   второй вход первого из которых соединен с первым входом третьего элемента И и с первым выходом усилител -ограничител , вход которого соединен с.входной шиной, второй выход - с вторым входом второго элемента

   И и с первым входом четвертого элемента И, второй вход которого соединен с выходом генератора импульсов, с входом счетного триггера и с вторым входом третьего элемента l/l, причем выходы первого и второго

   элементов И соединены с входами суммировани  соответственно первого и второго реверсивных счётчиков импульсов, входы вычитани  которых соединены с выходами соответственно четвертого и третьего элементов И, выходы - через соответственно первый и второй дешифраторы с R- и S-вхо- дами триггера, (пр мой выход которого соединен с выходной шиной, о т л и чающий- с   тем, что, с целью повышени  помехоустойчивости при ограниченной скорости изменени  частоты входного сигнала, пр мой и инверсный выходы триггера соединены с третьими входами соответственно третьего и четвертого элементов И.

   (fJU& 1

   Т

   Д IФигг2

     I ГП ПП

   Фиг.З