RU1781671C - Device of program control - Google Patents
Device of program controlInfo
- Publication number
- RU1781671C RU1781671C SU914898697A SU4898697A RU1781671C RU 1781671 C RU1781671 C RU 1781671C SU 914898697 A SU914898697 A SU 914898697A SU 4898697 A SU4898697 A SU 4898697A RU 1781671 C RU1781671 C RU 1781671C
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- input
- elements
- output
- group
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Изобретение относитс к цифровым вычислительным машинам дл программного управлени и может быть использовано при построении специализированных вычислительных устройств дл осуществлени формировани последовательности применительно к приводам станков с программным управлением. Устройство программного управлени позвол ет решать задачи формировани последовательности команд, которые представл ют сетевую структуру, дл управлени приводами станка с программным управлением, дл осуществлени контрол за величиной управл ющего сигнала исполнительного механизма. Кроме того, устройство позвол ет моделировать структуру сети типа мультигрэф 1 ил. ел сThe invention relates to digital computers for programmed control and can be used in the construction of specialized computing devices for implementing sequence formation in relation to the drives of programmed machine tools. The software control device allows solving the tasks of forming a sequence of commands that represent a network structure for controlling the drives of a programmed machine, for controlling the magnitude of the control signal of the actuator. In addition, the device allows you to simulate the network structure of a multi-graft type 1 il. ate with
Description
Изобретение относитс к цифровым вычислительным машинам дл программного управлени v может быть ис пользовано при построении (пециализировннных вычислительных устройств дл формировани последовательно:™ команд применительно к приводам станков с программным управлением .The invention relates to digital computers for programmed control v can be used in the construction of (specialized computing devices for generating sequentially: ™ commands in relation to the drives of programmed machine tools.
Известно устройство дл моделировани топологии сетей, которое содержит четыре блока пам ти, каждый из которых предназначен дл хранени адресов начальных и конечных узлов ветвей сети, адресов , вход щи и выход щих ветвей сети, четырех регистров каждый из которых предназначен дл хранени адресов вход щей и выход шей ветви сети адресов конечного узла ветв-i и конечного узла сети, два триггера, дешифратор две линии задержки, сеть элементе ИЛИ, шесть элементов И и элемент НЕ Э ги элементы с овместно с дешифратором сравнени кодов, который выполнен на элементах И и ИЛИ, соединены в | соответствующую схему, что позвол ет мб-i делировать только конфигурацию сети или графа. К недостаткам этих устройств относитс то,.что дл решени задач на сет х и графах они требуют привлечени моделей ветвей с определенным техническим выполнением дл каждой конкретной задачиA device for simulating network topology is known, which contains four memory blocks, each of which is designed to store addresses of the start and end nodes of network branches, addresses, incoming and outgoing network branches, four registers each of which is designed to store incoming and the output branch of the network of addresses of the end node of branch-i and the end node of the network, two triggers, a decoder, two delay lines, a network element OR, six elements AND and an element NOT E gi elements with the code comparison decoder first performed on the elements of AND and OR are connected in | the corresponding scheme, which allows Mb-i to delimit only the configuration of a network or graph. The disadvantages of these devices include the fact that to solve problems on networks and graphs they require the use of branch models with a certain technical implementation for each specific task
Наиболее близким по назначению и конструктивному выполнению к за вл емому вл етс устройство, которое содержит первый, второй блоки пам ти последовательности техпроцесса, третий, четвертый и п тый блоки пам ти параметров техпроцесса , с первого по четвертый регистры, пер- ч вый и второй счетчики импульсов, первую, вторую третью, четвертую, п тую шестую, седьмую, восьмую и дев тую группы элементов И, первую, вторую и третью гр/ппы элементов ИЛИ, первую и вторую The closest in purpose and design to the claimed is a device that contains the first, second memory blocks of the sequence of the technical process, the third, fourth and fifth memory blocks of the parameters of the technological process, from the first to fourth registers, the first and second pulse counters, the first, second, third, fourth, fifth, sixth, seventh, eighth and ninth groups of AND elements, the first, second and third gr / pp elements OR, the first and second
0000
«&"&
о about
сравнени , с первого по дев тый элементы И, первый и второй элементы ИЛИ первый и второй элементы НЕ, дешифратор кода, кольцевой регистр, с первого по п тый триггеры , первую и вторую группы триггеров и блок синхронизации, причем информационные входы первого и второго регистров соответственно вл ютс первым и вторым входами условий устройства, выходы второго регистра соединены с первой группой входов первой схемы сравнени , с первого по (п-1)-й (где п - число элементов в перечисленных группах устройства), выходы третьего регистра соединены с первыми входами элементов И первой группы, информационный вход третьего регистра соединен с выходом второго блока пам ти последовательности техпроцесса, адресный вход которого соединен с выходом четвертого регистра и с адресными входами третьего и четвертого блоков пам ти, параметров техпроцесса, (п-1) информационных вхЪдов четвертого регистра соединены с выходами элементов ИЛИ первой группы, а адресные входы п того блока параметров техпроцесса соединены с выходами элементов ИЛИ второй группы, причем информационные выходы первого регистра соединены с первыми входами элементов И второй группы, вторые входы которых соединены с пр мым выходом второго триггера , а выходы элементов И второй группы соединены с первыми входами элементов ИЛИ третьей группы, вторые входы соединены с выходами элементов И первой группы , вторые входы которых соединены с первым входом шестого элемента И, с пр мым выходом третьего триггера, с Первым входом четвертого элемента И и с первыми входами элементов И четвертой группы, вторые входы которых соединены с выходом первого блока пам ти последовательности техпроцесса а выходы элементов И четвертой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И третьей группы, первые входы которых соединены с первыми входами элементов Л первой группы, а вторые входы элементов И третьей группы соединены с выходом первого элемента НЕ, вход, которого соединен с (п-1)-м выходом третьего регистра, с первым входом первого элемента И, с входом установки в О четвертого триггера и с входом установки в 1 п того триггера, а второй вход первого элемента И соединен с выходом первой схемы сравнени , втора группа входов которой соединена с выходами элементов ИЛИ третьей группы и с адресными входами первого блока пам ти последовательности техпроцесса , вход разрешени считывани которого соединен с выходом шестого элемента И и с первым входом первого элемента ИЛИ, причем счетный вход первого счетчика импульсов соединен с выходом восьмого элемента И, а выходы первого счетчика импульсов соединены с первой группой входов второй схемы сравнени ,comparison, the first to ninth AND elements, the first and second OR elements, the first and second NOT elements, a code decoder, a circular register, first to fifth triggers, first and second trigger groups and a synchronization unit, the information inputs of the first and second registers respectively, are the first and second inputs of the device conditions, the outputs of the second register are connected to the first group of inputs of the first comparison circuit, from the first to (n-1) th (where n is the number of elements in the listed device groups), the outputs of the third register are connected s with the first inputs of the elements And of the first group, the information input of the third register is connected to the output of the second memory block of the process sequence, the address input of which is connected to the output of the fourth register and with the address inputs of the third and fourth memory blocks, process parameters, (p-1) information inputs of the fourth register are connected to the outputs of the OR elements of the first group, and the address inputs of the fifth block of process parameters are connected to the outputs of the OR elements of the second group, and the information outputs of the first register are connected to the first inputs of AND elements of the second group, the second inputs of which are connected to the direct output of the second trigger, and the outputs of the AND elements of the second group are connected to the first inputs of the OR elements of the third group, the second inputs are connected to the outputs of the AND elements of the first group, the second inputs of which connected to the first input of the sixth AND element, with the direct output of the third trigger, to the First input of the fourth AND element and to the first inputs of the And elements of the fourth group, the second inputs of which are connected to the output of the first memory unit and the sequence of the technical process and the outputs of the elements of the fourth group AND are connected to the first inputs of the OR elements of the first group, the second inputs of which are connected to the outputs of the elements of the third group, the first inputs of which are connected to the first inputs of the elements of the first group, and the second inputs of the elements of the third group are connected to by the output of the first element NOT, the input of which is connected to the (n-1) -th output of the third register, with the first input of the first element AND, with the installation input in O of the fourth trigger and with the installation input in 1 fifth of the trigger, and the second the input of the first AND element is connected to the output of the first comparison circuit, the second group of inputs of which is connected to the outputs of the OR elements of the third group and to the address inputs of the first memory block of the process sequence, the read permission input of which is connected to the output of the sixth element AND and the first input of the first element OR, wherein the counting input of the first pulse counter is connected to the output of the eighth AND element, and the outputs of the first pulse counter are connected to the first group of inputs of the second comparison circuit,
0 втора группа входов которой соединена с первой группой выходов п того блока пам ти параметров техпроцесса, информационный вход которого соединен с выходом третьего блока пам ти, вход разрешени 0 the second group of inputs of which is connected to the first group of outputs of the fifth memory block of the process parameters, the information input of which is connected to the output of the third memory block, the permission input
5 считывани которого соединен с входами разрешени считывани четвертого и входом разрешени записи п того блоков параметров техпроцесса, с первыми входами элементов И п той группы и с первым выхо0 дом кольцевого регистра, а вторые входы элементов И п той группы соединены с первыми входами элементов И шестой и седьмой групп и с выходом дешифратора кода, информационные входы которого соедине5 ны с выходами элементов ИЛИ второй группы , первые входы которых соединены с выходами второго счетчика импульсов, счетный вход которого соединен с выходом седьмого элемента И, а вторые входы эле0 ментов ИЛИ второй группы соединены с (п-1) выходами четвертого блока пам ти параметров техпроцесса, а выходы элементов И шестой группы соединены с входами установки в 1 триггеров второй группы, пр 5 мые выходы которых соединены с первыми входами элементов И восьмой группы, вторые входы которых соединены с первыми входами элементов И дев той группы и с пр мыми выходами триггеров первой груп0 пы, с входами второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, выход которого соединен с входом установки в О п того триггера, а входы установки в 1 триггеров первой группы5 read which is connected to the read enable inputs of the fourth and write enable input of the fifth blocks of process parameters, with the first inputs of the elements of the fifth group and with the first output of the ring register, and the second inputs of the elements of the fifth group are connected with the first inputs of the elements of the sixth and the seventh group and with the output of the code decoder, the information inputs of which are connected to the outputs of the OR elements of the second group, the first inputs of which are connected to the outputs of the second pulse counter, the counting input of which is connected n with the output of the seventh element And, and the second inputs of the OR elements of the second group are connected to (p-1) the outputs of the fourth block of memory of the process parameters, and the outputs of the elements of the sixth group are connected to the inputs of the installation of 1 triggers of the second group, direct 5 outputs which are connected to the first inputs of the AND elements of the eighth group, the second inputs of which are connected to the first inputs of the AND elements of the ninth group and with the direct outputs of the triggers of the first group, with the inputs of the second OR element, the output of which is connected to the input of the second element NOT, the output to orogo connected to the set input to latch On the fifth, and the inputs of flip-flops in the first group 1
5 соединены с выходами элементов И п той группы, входы установки в О триггеров первой группы соединены с выходами элементов И седьмой группы, а инверсные выходы триггеров второй группы соединены с5 are connected to the outputs of the And elements of the fifth group, the inputs of the installation in O of the triggers of the first group are connected to the outputs of the elements of the And the seventh group, and the inverse outputs of the triggers of the second group are connected to
0 вторыми входами элементов И дев той группы, третьи входы которых соединены с третьими входами элементов И восьмой группы, с первыми входами седьмого, восьмого и дев того элементов И и пр мым вы5 ходом п того триггера, пр мой выход первого триггера соединен с первым входом второго элемента И, выход которого соединен с пр мым входом третьего триггера , входы установки в О второго и третьего триггеров соединены с выходом третьего0 by the second inputs of the elements AND of the ninth group, the third inputs of which are connected to the third inputs of the elements AND of the eighth group, with the first inputs of the seventh, eighth and ninth elements And and the direct output of the fifth trigger, the direct output of the first trigger is connected to the first input the second element And, the output of which is connected to the direct input of the third trigger, the inputs of the installation in O of the second and third triggers are connected to the output of the third
элемента И, первый вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом п того и вторыми входами седьмого и второго элементов И, третий выход блока синхронизации соединен с вторыми входами четвертого и дев того элементов И, выход последнего из которых соединен с входом разрешени считывани п того блока пам ти, а четвертый и п тый выходы блока синхронизации соединены соответственно с вторым входом восьмого и шестого элементов И, вторые входы третьего и п того элементов И соединены с пр мым выходом четвертого триггера, вход установки в 1 которого соединен с выходом четвертого элемента И, а инверсный выход четвертого триггера соединен с третьим входом второго элемента И, четвертый вход которого соединен с инверсным выходом п того триггера, выход п того элемента И соединен с информационным входом кольцевого регистра, третий выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом разрешени записи четвертого регистра , второй выход кольцевого регистра соединен с входом разрешени записи четвертого регистра, второй выход кольцевого регистра соединен с входом разрешени записи третьего регистра и входом разрешени считывани второго блока пам ти последовательности техпроцесса, выход первого элемента И соединен с входом установки в О первого триггера, вход установки в 1 которого соединен с входом установки в 1 второго триггера и вл етс входом пуска устройства, первыми и вторыми выходами кода операций которого вл ютс , соответственно, выходы элементов И восьмой и дев той групп, причем первый и второй выходы синхронизации соответственно соединены с вторым входом элемента И и с вторыми входами п того, седьмого и второго элементов И.element And, the first input of which is connected to the first output of the synchronization unit, the second output of which is connected to the first input of the fifth and second inputs of the seventh and second elements And, the third output of the synchronization unit is connected to the second inputs of the fourth and ninth elements And, the output of the last of which connected to the read enable input of the fifth memory unit, and the fourth and fifth outputs of the synchronization unit are connected respectively to the second input of the eighth and sixth elements AND, the second inputs of the third and fifth elements AND are connected s with direct output of the fourth trigger, the input of unit 1 of which is connected to the output of the fourth element And, and the inverse output of the fourth trigger is connected to the third input of the second element And, the fourth input of which is connected to the inverse output of the fifth trigger, the output of the fifth element And is connected with the information input of the circular register, the third output of which is connected to the second input of the first OR element, the output of which is connected to the recording enable input of the fourth register, the second output of the circular register is connected to the input once the decision of recording the fourth register, the second output of the circular register is connected to the write enable input of the third register and the read enable input of the second memory block of the process sequence, the output of the first element And is connected to the installation input in О of the first trigger, the installation input of which 1 is connected to the installation input in 1 of the second trigger is the start input of the device, the first and second outputs of the operation code of which are, respectively, the outputs of the elements of the eighth and ninth groups, the first and second the synchronization outputs are respectively connected to the second input of the element And and to the second inputs of the fifth, seventh and second elements I.
Недостатком известного устройства вл етс то, что оно в процессе формировани последовательности команд, которые представл ют сетевую структуру (например , команд управлени приводами станка с программным управлением), контролирует только врем воздействи каждой команды на исполнительный орган (механизм) и не осуществл ет контроль за величиной управл ющего сигнала исполнительного механизма .A disadvantage of the known device is that it, in the process of generating a sequence of commands that represent a network structure (for example, commands for controlling the drives of a machine tool with program control), controls only the time that each command acts on the actuator (mechanism) and does not control the magnitude of the control signal of the actuator.
Целью изобретени вл етс повышение надежности за счет полноты контрол выполнени последовательности команд, которые представл ют сетевую структуруThe aim of the invention is to increase reliability by fully monitoring the execution of a sequence of commands that represent a network structure.
управлени исполнительными механизмами и повышени точности РЫПОЛНРСМОГО технологического процесса.managing actuators and improving the accuracy of the RYPOLNSMOGO technological process.
Поставленна цель достигаетс тем, чтоThe goal is achieved in that
5 в устройство программного управлени вне- дены коммутатор, дес та группа элементов И, третий и четвертый элементы ИЛИ, дес тый , одинадцатый, и двенадцатый элементы И и треть схема сравнени , первый5, a switch, a tenth group of AND elements, a third and fourth OR element, a tenth, eleventh, and a twelfth AND element and a third comparison circuit are inserted into the software control device, the first
0 выход которой соединен с первым входом двенадцатого элемента И, выход которого соединен с четвертым элементом ИЛИ, второй вход и выход которого соединен соответственно с (п-1)-м информационным0 the output of which is connected to the first input of the twelfth element AND, the output of which is connected to the fourth element OR, the second input and output of which is connected respectively to the (n-1) -th information
5 выходом четвертого блока пам ти и с вторыми входами элементов И шестой группы, а второй выход третьей схемы сравнени со- единен с первым входом дес того элемента И, второй вход и выход которого соединен5 by the output of the fourth memory block and with the second inputs of the AND elements of the sixth group, and the second output of the third comparison circuit is connected to the first input of the tenth element And, the second input and output of which is connected
0 соответственно с выходом третьего элемента ИЛИ, первый и второй вход которого соединены соответственно с первым и вторым выходом второй схемы сравнени , и с вторыми входами элементов И седьмой группы,0, respectively, with the output of the third OR element, the first and second input of which are connected respectively with the first and second output of the second comparison circuit, and with the second inputs of the AND elements of the seventh group,
5 а третий вход дес того элемента И соединен с первым входом одиннадцатого элемента И, вторым входом двенадцатого элемента И и пр мым выходом п того триггера, а выход одиннадцатого элемента И соединен с перO выми входами элементов И дес чтой группы, выходы которых соединены с входами уста- новки в О триггеров второй группы, а вторые входы элементов И дес той группы соединены соответственно с выходами де3 шифратора кода, причем перва группа входов третьей схемы сравнени соединена с второй группой информационных выходов п того блока пам ти параметров техпроцесса , а втора группа входов третьей схемы 5 and the third input of the tenth element And is connected to the first input of the eleventh element And, the second input of the twelfth element And and the direct output of the fifth trigger, and the output of the eleventh element And is connected to the first inputs of the elements And of the tenth group, the outputs of which are connected to the inputs the settings in О of the triggers of the second group, and the second inputs of the elements And of the tenth group are connected respectively to the outputs of the code encoder de3, and the first group of inputs of the third comparison circuit is connected to the second group of information outputs of the fifth memory block These process parameters, and the second group of inputs of the third circuit
0 сравнени соединена с выходом коммутатора , входы которого вл ютс входом измен ющихс условий управл ющего сигнала устройства.0 comparison is connected to the output of the switch, the inputs of which are the input of the changing conditions of the control signal of the device.
На чертеже приведена блок-схема уст5 ройства программного управлени .The drawing shows a block diagram of a software control device.
Устройство содержит первый, второй блоки пам ти 1, 2 последовательности техпроцесса , третий, четвертый и п тый блоки 3, 4, 5 пам ти параметров техпроцесса, пер0 вый, второй, третий и четвертый регистры 6-9, первый и второй счетчики импульсов 10, 11, первую, вторую, третью, четвертую, п тую, шестую, седьмую, восьмую, дев тую и дес тую группы элементов И 12-21, пер5 вую, вторую и третью группы элементов ИЛИ 22-24. первую, вторую и третью схемы сравнени 25-27, с первого по двенадцатый элементы И 28-39, с первого по четвертый элементы ИЛИ 40-43, первый и второй элементы НЕ 44, 45. дешифратор кода 46, кольцевой регистр 47, с первого по п тый триггеры 48-52, первую и вторую группу триггеров 53, 54, блок синхронизации 55, коммутатор 56, первый и второй входы условий 57, 58, первый и второй выходы кода операций 59i-59n. 60i-60n, вход измен ющихс условий управл ющего сигнала 611- 61П, вход пуска устройства 62.The device contains the first, second memory blocks 1, 2 of the technological process sequence, the third, fourth and fifth memory blocks 3, 4, 5 of the technical process parameters memory, the first, second, third and fourth registers 6-9, the first and second pulse counters 10 , 11, the first, second, third, fourth, fifth, sixth, seventh, eighth, ninth and tenth groups of elements AND 12-21, the first, second and third groups of elements OR 22-24. the first, second and third comparison schemes 25-27, the first to twelfth elements AND 28-39, the first to fourth elements OR 40-43, the first and second elements NOT 44, 45. code decoder 46, ring register 47, from the first fifth triggers 48-52, first and second group of triggers 53, 54, synchronization unit 55, switch 56, first and second condition inputs 57, 58, first and second outputs of operation code 59i-59n. 60i-60n, input of varying conditions of control signal 611-61P, start input of device 62.
Число триггеров в первой и второй группах - 53i-53n, 54i-54n число элементов И в п той, шестой, седьмой, восьмой, дев той и дес той группах- 16i-16n, 17i-17n, 18i-18n, 19i-19n, 20i-20n. 21i-21n равно числу приводов (исполнительных органов) станка.The number of triggers in the first and second groups is 53i-53n, 54i-54n the number of elements And in the fifth, sixth, seventh, eighth, ninth and tenth groups is 16i-16n, 17i-17n, 18i-18n, 19i-19n , 20i-20n. 21i-21n is equal to the number of drives (executive bodies) of the machine.
Схемы сравнени 25, 26, 27 предназначены дл поразр дного сравнени двух кодов и выдачи сигналов на одном из своих выходов в зависимости от знака , или . Устройство работает следующим образом .Comparison circuits 25, 26, 27 are intended for bitwise comparing two codes and generating signals at one of its outputs, depending on the sign, or. The device operates as follows.
В исходном состо нии перед решением задачи регистры 6,7,8,9, кольцевой регистр 47, счетчики 11, 10, триггеры 48, 49, 50, 51, 52 и54-|-54п устанавливаютс в исходное нулевое состо ние.In the initial state, before solving the problem, registers 6,7,8,9, ring register 47, counters 11, 10, triggers 48, 49, 50, 51, 52 and 54- | -54p are set to the initial zero state.
Исходными данными задачи формировани последовательности команд, представл ющих сетевую структуру дл управлени системой исполнительных механизмов, вл етс мультиграф, определ ющий последовательность работы приводов.The initial data of the task of forming a sequence of commands representing the network structure for controlling the system of actuators is a multigraph that determines the sequence of operation of the drives.
Под мультиграфом понимают такой граф, у которого люба пара вершин может быть соединена между собой более чем одной ветвью.A multigraph is understood to mean a graph in which any pair of vertices can be interconnected by more than one branch.
Конфигураци мультиграфа отображает последовательность выполнени технологического процесса, а его ветви отображают отдельные операции указанного процесса. При этом между двум смежными вершинами мультиграфа отображают операции, которые должны выполн тьс одновременно. Их число соответствует числу исполнительных Механизмов, которые участвуют в технологическом процессе одновременно. Вершины и ветви мультиграфа нумеруютс . На основании условий выполнени технологического процесса каждой ветви мультиграфа , кроме номера, присваивают следующие параметры: вес - характеризует продолжительность работы исполнительного механизма, уставка - оптимальна величина , по которой осуществл етс управление отдельной операции технологического процесса, знак - начальное направление работы исполнительного механизма до достижени управл емым параметром заданного значени и номер привода.The configuration of the multigraph displays the sequence of the technological process, and its branches display the individual operations of the specified process. Meanwhile, between two adjacent vertices of the multigraph, operations are displayed that must be performed simultaneously. Their number corresponds to the number of actuating mechanisms that are involved in the process simultaneously. The vertices and branches of a multigraph are numbered. Based on the conditions of the technological process, each branch of the multigraph, in addition to the number, is assigned the following parameters: weight - characterizes the duration of the actuator, the setpoint is the optimal value by which a separate operation of the process is controlled, sign - the initial direction of the actuator until the control is reached setpoint parameter and drive number.
Информаци о конфигурации мультиграфа заноситс в блоки пам ти 1,2.8 блокеInformation about the configuration of the multigraph is entered in the memory blocks 1,2.8 block
пам ти 1 адресом каждой чейки служит номер вершины мультиграфа, а информацией , хранимой в этой чейке, вл етс номер одной из ветвей, выход щей из даннойmemory 1, the address of each cell is the number of the vertex of the multigraph, and the information stored in this cell is the number of one of the branches that leaves this
вершины. В блоке пам ти 2 адресом первой ее чейки служит номер ветви, выход щей из вершины и хранимый по адресу-номеру этой вершины в блоке пам ти 1. Информацией , хранимой в этой чейке блока пам тиtops. In memory block 2, the address of its first cell is the number of the branch coming out of the vertex and stored at the address number of this vertex in memory block 1. The information stored in this cell of the memory block
2, вл етс номер одной из смежных ветвей, который в дальнейшем служит адресом одной из следующих чеек этого блока пам ти 2. В чейке блока пам ти 2 по адресу-номеру последней смежной ветви информационной2, is the number of one of the adjacent branches, which subsequently serves as the address of one of the following cells of this memory block 2. In the cell of the memory block 2, at the address number of the last adjacent information branch
частью вл етс номер вершины, в которую эти смежные ветви вход т. Дл отличи информации о номере ветви от номера вершины в блок пам ти 2 введена метка - значаща единица. Эта метка заноситс в ,part is the number of the vertex into which these adjacent branches are included. To distinguish information about the branch number from the number of the vertex, a label is entered in the memory unit 2 - a significant unit. This tag is entered in,
последний разр д, специально выделенный дл тех чеек пам ти, информационна часть которых составл ет номер вершины мультиграфа. Остальные параметры ветвей мультиграфа занос тс в блоки пам ти 4, 3.the last bit specially allocated for those memory cells, the information part of which is the vertex number of the multigraph. The remaining parameters of the multigraph branches are stored in memory blocks 4, 3.
В блоке пам ти 4 адресом каждой чейки служит номер ветви мультиграфа, а информацией - номер привода и знак, определ ющий начальное направление работы исполнительного механизма. В блоке пам ти 3 адресом каждой чейки также служит номер ветви мультиграфа, а информационна часть содержит данные как о продолжи- тельности работы исполнительного механизма, номер которого приписан данной ветви, так и оптимальное значение па раметра, по которому осуществл етс управление направлением работы исполнительного механизма.In memory block 4, the address of each cell is the number of the multigraph branch, and the information is the number of the drive and the sign that determines the initial direction of operation of the actuator. In memory block 3, the address of each cell is also the branch number of the multigraph, and the information part contains data on the operating time of the actuator, the number of which is assigned to this branch, and the optimal value of the parameter by which the direction of operation of the actuator is controlled .
Шины установки всех триггеров регистров и счетчиков устройства в исходное состо ние , а также шины занесени исходных данных на чертеже не показаны,The tires for setting all the register triggers and device counters to the initial state, as well as the buses for entering the initial data in the drawing are not shown,
На чертеже также условно показаны ин- формационные шины, подключенные к полюсам 58, 57, 611-61 п. Разр дность первых двух шин определ етс величиной максимально возможного номера начального и конечного узлов. Например, если при реше- нии конкретной задачи управлени технологическим процессом количество узлов не превышает 255, то разр дность этих шин не превышает 8 при представлении информации в двоичном коде. Разр дность инфор- мационных шин, подключенных к полюсам 611-61 п, определ етс исход из максимальных величин регулируемых параметров, значени которых в двоичном коде снимаютс с выходов аналого-цифровых преобра зователей.The drawing also conventionally shows information buses connected to the poles 58, 57, 611-61 p. The bit depth of the first two buses is determined by the maximum possible number of the start and end nodes. For example, if in solving a specific process control problem the number of nodes does not exceed 255, then the bit depth of these buses does not exceed 8 when presenting information in binary code. The size of the information buses connected to the poles 611-61 p is determined based on the maximum values of the adjustable parameters, the values of which in binary code are taken from the outputs of analog-to-digital converters.
Разр дность блоков пам ти 3 и 5 определ етс величиной продолжительности работы исполнительного механизма и величиной уставок.The resolution of memory blocks 3 and 5 is determined by the duration of the actuator and the value of the settings.
Перед началом решени задачи в регистры 6 и 7 через входные полюса 57. 58 занос тс соответственно номера конечной и начальной вершин мультиграфа.Before solving the problem, in registers 6 and 7, through the input poles 57. 58, the numbers of the final and initial vertices of the multigraph are entered respectively.
Работа устройства начинаетс с момента подачи сигнала на вход 62. Вс работа устройства представл ет циклически повтор ющиес и следующие друг за другом два этапа. Первый этап включает в себ загрузку блока пам ти 5 информацией о продолжительности работы того или иного исполнительного механизма и величине соответствующего оптимальному значению регулируемого параметра. Начальное направление работы исполнительных механизмов загружаетс в группу триггеров 54i-54n, а продолжительность работы - в группу триггеров 53 г53п. Второй этап включает слежение за текущими значени ми регулируемых параметров с соответствующим переключением направлени работы. При этом слежение за продолжительностью работы каждого исполнительного механизма и отключение его в требуемый момент времени происходит при условии bi PI, где bi - текущее значение регулируемого параметра , PI - значение уставки (величина оптимального значени управл емого параметра). Если при работе устройства возникает условие bi PI то устройство сменит направление работы соответствующего исполнительного механизма. В случае, если bi PI, то врем работы исполнительного механизма будет увеличено. Это будет происходить до тех пор, пока не выполн етс условие bi PiThe operation of the device begins from the moment the signal is input to input 62. The entire operation of the device is cyclically repeated and following one after another two stages. The first step involves loading the memory unit 5 with information about the duration of one or another actuator and the value corresponding to the optimal value of the adjustable parameter. The initial direction of operation of the actuators is loaded into the group of triggers 54i-54n, and the duration of the work is loaded into the group of triggers 53 g53p. The second step involves monitoring the current values of the adjustable parameters with the corresponding switching of the operating direction. In this case, the duration of operation of each actuator is monitored and it is turned off at the required time provided that bi PI is where bi is the current value of the adjustable parameter, PI is the set value (the value of the optimal value of the controlled parameter). If the condition bi PI arises during the operation of the device, the device will change the direction of operation of the corresponding actuator. If bi PI, then the operating time of the actuator will be increased. This will happen until the condition bi Pi
Выполнение первого этапа заключаетс в следующем. Сигнал с полюса 62 устанавливает триггеры 48 и 49 в единичное состо ние . Единичное состо ние триггера 49 выдает разрешение, которое поступает на вход группы элементов И 13. Это обеспечивает прохождение кода - номера начальной вершины мультиграфа через группы элементов И 13 и ИЛИ 24 на адресный вход блока пам ти 1. Единичное состо ние триггера 48 выдает разрешение на элемент И 29, что позвол ет импульсу ГИ 1 блока синхронизации 55 пройти через этот элемент и установить триггер 50 в единичное состо ние . Причем блок 55 выдает на первых четырех своих выходах импульсы, сдвинутые относительно друг друга, частота следовани каждого из которых выше частоты импульсов , выдаваемых на п том выходе, во столько раз, сколько исполнительных механизмов обслуживает устройство программного управлени . The first step is as follows. The signal from pole 62 sets flip-flops 48 and 49 to a single state. A single state of the trigger 49 gives a permission that goes to the input of the group of elements And 13. This ensures the passage of the code - the number of the initial vertex of the multigraph through the group of elements And 13 and OR 24 to the address input of the memory unit 1. The single state of the trigger 48 gives the permission to element And 29, which allows the pulse GI 1 of the synchronization unit 55 to pass through this element and set the trigger 50 to a single state. Moreover, the block 55 generates at its first four outputs pulses shifted relative to each other, the repetition rate of each of which is higher than the frequency of the pulses issued at the fifth output, as many times as many actuators are served by the program control device.
Единичное состо ние триггера 50 выдает разрешение на входы элементов И 31, 33The single state of the trigger 50 gives permission to the inputs of the elements And 31, 33
5 и группы элементов И 12. В результате импульс ГИ 2 генератора импульсов 55 поступит на единичный вход триггера 51 и установит его в единичное состо ние, а импульс ГИ 3 пройдет через элемент И 33 и5 and groups of elements And 12. As a result, the pulse ГИ 2 of the pulse generator 55 arrives at the single input of the trigger 51 and sets it to the single state, and the pulse ГИ 3 passes through the element And 33 and
0 поступит на вход считывани блока пам ти 1. Кроме того, импульс ГИ 3 с выхода элемента И 33 поступит через элемент ИЛИ 40 на вход значени информации в регистр 9. В результате информаци , считываема из0 will go to the read input of the memory unit 1. In addition, the pulse ГИ 3 from the output of the AND element 33 will go through the OR element 40 to the input of the information value in the register 9. As a result, the information read from
5 чейки по адресу-номеру начальной вершины , с выхода блока пам ти 1 поступит через группу элементов И 15 и ИЛИ 22 на вход регистра 9 и запишетс в него. Этой информацией будет номер первой ветви, исход 0 щей из начальной вершины мультиграфа.5 cells at the address number of the initial vertex, from the output of the memory unit 1 will go through a group of elements AND 15 and OR 22 to the input of the register 9 and will be written to it. This information will be the number of the first branch starting from the initial vertex of the multigraph.
Единичное состо ние триггера 51 выдает оазрешение на входы элементов И 32,30. Разрешение на входе элемента И 30 дает возможность импульсу ГИ 4 пройти черезThe single state of the trigger 51 gives an authorization to the inputs of the AND elements 32,30. The resolution at the input of the And 30 element allows the GI 4 pulse to pass through
5 этот элемент и установить триггеры 49 и 50 в нулевое состо ние. Нулевое состо ние триггера 50 снимает разрешение с входа группы элементов И 13 и с входов элементов И 31 и 33, что не позвол ет проходить оче0 редным импульсам ГИ 2 и ГИ 3 соответственно через эти элементы,5 this element and set the triggers 49 and 50 to the zero state. The zero state of the trigger 50 removes the resolution from the input of the group of elements And 13 and from the inputs of the elements And 31 and 33, which does not allow the next pulses GI 2 and GI 3 to pass through these elements, respectively
tt
Разрешение, поступившее на вход элемента И 32 с единичного выхода триггера 51,The permission received at the input of the element And 32 with a single output of the trigger 51,
5 дает возможность импульсу ГИ 1 пройти через элемент и 32 на вход кольцевого регистра 47. При этом на первом разр дном выходе кольцевого регистра 47 по витс сигнал, который поступает на вход считыва0 ни блоков пам ти 4,3, на вход записи блока пам ти 5 и на один из входов каждого элемента И 16i-16,i В результате с информационного выхода блока пам ти 4 через группу элементов ИЛИ 23 на адресный вход блока5 allows the pulse of ГИ 1 to pass through the element and 32 to the input of the ring register 47. In this case, a signal is received at the first bit output of the ring register 47, which is fed to the read input of 4.3 memory blocks, to the write input of the memory block 5 and to one of the inputs of each element And 16i-16, i As a result, from the information output of the memory block 4 through the group of elements OR 23 to the address input of the block
5 пам ти 5 и на вход дешифратора кода 46 поступит номер исполнительного механизма . Одновременно на один из входов всех элементов И 17i-17n через элемент ИЛИ 43 поступит информаци о направлении рабо0 ты указанного исполнительного механизма. Причем условно прин то пр мое направление работы исполнительного механизма кодировать нулем, а обратное - единицей Одновременно с этим с информационного5 of memory 5, and the actuator number is received at the input of code 46 decoder. At the same time, one of the inputs of all elements And 17i-17n through the element OR 43 will receive information about the direction of work of the specified actuator. Moreover, it is conditionally accepted that the forward direction of the executive mechanism work is encoded with zero, and the reverse with the unit. Simultaneously with the information
5 выхода блока пам ти 3 на информационный вход блока пам ти 5 поступают данные об оптимальной величине регулируемого параметра и продолжительности работы исполнительного механизма Следует отметить, что информаци , считанна из блоков иам ти 4, 3 находилась в чейке, адрес которой определ ет номер ветви мультиграфа, поступающий из регистра 9.5 of the output of memory unit 3, the information input of memory unit 5 receives data on the optimal value of the adjustable parameter and the duration of the actuator. It should be noted that the information read from blocks 4, 3 was in the cell, the address of which determines the branch number of the multigraph coming from register 9.
Дешифраци номера исполнительного механизма дешифратором кода 46 позвол ет выбрать соответствующие этому исполнительному механизму элементы И и из каждой группы элементов И 16 и 17. При этом триггер из группы триггеров разрешени работы исполнительных механизмов 53i-53n и триггер из группы направлени работы приводов 54i-54n устанавливаютс в соответствующее состо ние, т.к. сигнал с выхода выбранного дешифратором кода 46 элемента И 1 б поступает на единичный вход соответствующего этому элементу триггера. Триггер из группы триггеров 54i-54n устанавливаетс в единичное состо ние, если соответствующий ему привод имеет обратное начальное направление работы, что обеспечивает прохождение разрешени из блока пам ти1 4 через элементы ИЛИ 43 и выбранный дешифратором кода 46 элемент И 17| на единичный вход триггера 54|. В противном случае (пр мое направление работы привода) триггер 54| остаетс в нулевом состо нии, т.к. из блока пам ти 4 на вход элемента ИЛИ 43 разрешение не поступит .Deciphering the number of the actuator by means of the code decoder 46 allows you to select the elements And for each actuator And 16 and 17. The trigger from the trigger enable group of actuators 53i-53n and the trigger from the drive direction group of drives 54i-54n are set to the appropriate state, because the signal from the output of the selected code decoder element 46 element And 1 b goes to a single input corresponding to this element of the trigger. A trigger from the group of triggers 54i-54n is set to one state if the corresponding drive has a reverse initial direction of operation, which ensures that the resolution passes from the memory block 1 4 through the OR 43 elements and the AND element 17 selected by the code decoder 46 And 17 | to a single trigger input 54 |. Otherwise (direct drive direction) trigger 54 | remains in the zero state, because permission is not received from the memory unit 4 to the input of the OR element 43.
Таким образом, в результате действи сигнала, поступившего с первого разр дного выхода кольцевого регистра 47 в блок пам ти 5. в чейку по адресу-номеру исполнительного механизма будет записана информаци об оптимальном значении регулируемого параметра и продолжительности работы исполнительного механизма, а триггеры, соответствующие данному исполнительному механизму из группы триггеров 53i-53n и 54i-54n будут установлены в соответствующее состо ние.Thus, as a result of the action of the signal received from the first bit output of the ring register 47 in the memory unit 5. information on the optimal value of the adjustable parameter and the duration of the actuator will be written to the cell at the address of the actuator, and the triggers corresponding to this an actuator from the trigger group 53i-53n and 54i-54n will be set to the corresponding state.
Поступление очередного импульса ГИ 1 через элемент И 32 на вход кольцевого регистра 47 снимает сигна/1 с его первого и выдает сигнал на его втором разр дном входе . Сигнал со второго разр дного входа кольцевого регистра 47 поступает на вход считывани блока пам ти 2 и вход занесени информации в регистр 8. При этом на адресный вход блока пам ти 2 поступает номер ветви с выхода регистра 9. Из чейки блока пам ти 2 по этому адресу считываетс информаци , которой вл етс номер смежной ветви и котора поступит на вход регистра 8, и записываетс в этот регистр.The arrival of the next pulse of GI 1 through the And 32 element to the input of the ring register 47 removes the signal / 1 from its first and gives a signal at its second bit input. The signal from the second bit input of the ring register 47 is fed to the read input of the memory unit 2 and the input of entering information into the register 8. At the same time, the branch number from the output of the register 9 is received at the address input of the memory unit 2. information is read to the address, which is the number of the adjacent branch and which goes to the input of register 8, and is recorded in this register.
Поступление очередного импульса ГИ 1 через элемент И 32 на вход кольцевого регистра 47 снимет сигнал с его второго разр дного выхода и выдаст сигнал на третьем его разр дном выходе. С третьего разр дного выхода регистра 47 сигнал через элемент ИЛИ 40 поступит на вход занесени информации регистра 9. По сигналу, пришедшему с выхода элемента ИЛИ 40, информаци ,The arrival of the next GI pulse 1 through the And 32 element to the input of the ring register 47 will remove the signal from its second bit output and will give a signal at its third bit output. From the third bit of the output of the register 47, the signal through the OR element 40 will go to the input of the information of the register 9. According to the signal received from the output of the OR element 40, the information
поступивша с выхода регистра 8 через группу элементов И 14 и ИЛИ 22 на вход регистра 9}запишетс в нем, Это происходит потому, что на втором входе группы элементов И 14 есть разрешение с выхода элементаreceived from the output of the register 8 through the group of elements AND 14 and OR 22 to the input of the register 9} is written in it, This is because at the second input of the group of elements AND 14 there is permission from the output of the element
0 НЕ 44, которое присутствует до тех пор, пока на вход элемента НЕ 44 не поступит- метка, котора представл ет значащую единицу в последнем разр де регистра 8, как было описано раньше.0 NOT 44, which is present until the input of the element HE 44 receives a label that represents a significant unit in the last bit of register 8, as described earlier.
5Очередной импульс ГИ1. поступивший через элемент И 32 на вход кольцевого регистра 47, снимет сигнал с его третьего разр дного выхода и выдаст сигнал на первом разр дном выходе.5 Another impulse GI1. received through the And 32 element to the input of the ring register 47, it will remove the signal from its third bit output and will give a signal at the first bit output.
0 В дальнейшем описанные выше операции первого этапа повтор ютс . При этом в регистр 9 будет записыватьс информаци - номера следующих смежных ветвей.0 Subsequently, the operations of the first step described above are repeated. In this case, information will be recorded in the register 9 - the numbers of the next adjacent branches.
Окончание первого этапа (загрузки) оп5 редел етс моментом про влени метки на выходе регистра 8. Метка свидетельствует о том, что в регистре 8 находитс информаци о номере вершины мультиграфа, в которую вход т смежные ветви. Эта метка сниметThe end of the first step (loading) is determined by the moment the label appears at the output of register 8. The label indicates that the register 8 contains information about the number of the vertex of the multigraph, which includes adjacent branches. This tag will remove
0 разрешение с выхода группы элементов И 14 и поступит на нулевой и единичный входы триггеров 51 и 52 соответственно. В результате триггер 51 установитс в нулевое, а триггер 52 - в единичное состо ние. Нулевое0 resolution from the output of the group of elements And 14 and will go to the zero and single inputs of the triggers 51 and 52, respectively. As a result, the trigger 51 is set to zero, and the trigger 52 is set to a single state. Zero
5 состо ние триггера 51 прекратит поступление импульсов ГИ 1 на вход кольцевого регистра 47 через элемент И 32.5, the state of the trigger 51 will stop the arrival of pulses of ГИ 1 to the input of the ring register 47 through the element And 32.
Единичное состо ние триггера 52 свидетельствует о том, что устройство перешлоA single state of the trigger 52 indicates that the device has passed
0 к выполнению второго этапа работы. Единичное состо ние триггера 52 выдает разрешение на элементы И 34, 35, 36, 37, 38, 39 и на входы всех элементов И 19i-l9n и 20i-20n. Это разрешение подключает триггеры 53i5 53п и 54i-54n к исполнительным механизмам , Каждый исполнительный механизм соедин етс с устройством посредством полюсов 59i-59n и 60i-60n. Причем k-й исполнительный механизм подсоединен к0 to the implementation of the second stage of work. A single state of trigger 52 gives permission to the AND elements 34, 35, 36, 37, 38, 39 and to the inputs of all the AND elements 19i-l9n and 20i-20n. This permission connects triggers 53i5 53p and 54i-54n to actuators. Each actuator is connected to the device via poles 59i-59n and 60i-60n. Moreover, the k-th actuator is connected to
0 полюсам 59ic60i. Если сигнал присутствует только на полюсе 59k,. то исполнительный механизм работает в пр мом направлении, если же сигнал присутствует и на полюсе 60k - то в обратном направлении. Отсутст5 вне сигнала на полюсе 59k говорит о том, что k-й привод выключен.0 poles 59ic60i. If the signal is present only at the 59k pole ,. then the actuator works in the forward direction; if the signal is present at the 60k pole, then in the opposite direction. Lack of 5 outside the signal at the pole 59k indicates that the k-th drive is off.
Разрешение с единичного выхода триггера 52 дает возможность импульсам ГИ 1 от генератора импупьсов 55 поступать через элемент 34 на вход счетчика 11. В результате этого на выходе счетчика 11 будет мен тьс код, который поступает на адресный вход коммутатора 56 и через группу элементов ИЛИ 23 на адресный вход блока пам ти 5 и вход дешифратора кода 44, Этим обеспечит- ваетс смена адреса чеек блока пам ти 5. Одновременно на вход считывани блока пам ти 5 поступают с выхода элемента 36 импульсы ГИ 2, что обеспечивает считывание информации из чеек блока пам ти 5, информаци об оптимальном значении регулируемого параметра PI, снимаема с вторых п информационных выходов блока пам ти 5, поступает на первый вход схемы сравнени 27. Текущее значение регулируе- мого параметра bi через полюс 611. коммутатор 5$ поступает из второй вход схемы сравнени 27. Если выполн етс условие:Resolution from a single output of trigger 52 allows the pulses of ГИ 1 from generator 55 to enter through the element 34 to the input of the counter 11. As a result, the output of the counter 11 will change the code that goes to the address input of the switch 56 and through the group of elements OR 23 to the address input of the memory unit 5 and the input of the code decoder 44, this provides a change in the address of the cells of the memory unit 5. At the same time, the input of the reading of the memory unit 5 receives pulses of ГИ 2 from the output of the element 36, which ensures reading information from the cells of the unit and in memory 5, information about the optimal value of the adjustable parameter PI, taken from the second n information outputs of the memory unit 5, is fed to the first input of the comparison circuit 27. The current value of the adjustable parameter bi through pole 611. The $ 5 switch comes from the second input comparison schemes 27. If the condition is met:
ЬГ Pi,Bt Pi,
то сигнал с первого выхода схемы сравне- ни через И 38 и один из группы элементов И 21, на втором входе которого присутству; ет разрешение с 1-го дешифратора кода 46, поступит на нулевой вход триггера 54 и установит его в нулевое состо ние (либо под- твердит это состо ние). Если же выполн етс условие:then the signal from the first output of the circuit is compared via AND 38 and one of the group of elements And 21, at the second input of which I am present; It has permission from the 1st code decoder 46, will go to the zero input of trigger 54 and set it to the zero state (or confirm this state). If the condition is satisfied:
bi PI.bi PI.
то сигнал со второго выхода схемы сравнени через элемент И 39, ИЛИ 43 и один из группы элементов И 17 поступит на единичный вход триггера 54 и установит его в единичное состо ние (либо подтвердит это состо ние). Таким образом, осуществл етс управление направлением работы 1-го ис- полнительного механизма в соответствии с текущим значением параметра.then the signal from the second output of the comparison circuit through the AND 39, OR 43 element and one of the And 17 group of elements will go to the single input of the trigger 54 and set it to the single state (or confirm this state). Thus, the direction of the 1st executive mechanism is controlled in accordance with the current value of the parameter.
С первых п информационных выходов блока пам ти 5 снимаетс информаци о продолжительности работы привода, кото- ра поступает на вход схемы сравнени 26, На другой вход схемы сравнени 26 поступает код с выхода счетчика импульсов 10. Код, поступающий из счетчика импульсов 10, вл етс кодом текущего времени. Он формируетс счетчиком импульсов 10 в результате накоплени 35 импульсов, которые поступают через элемент И 35 от генератора импульсов 55. Эти импульсы имеют частоту следовани , пропорциональную единице времени (например, с, мин ч и т.д.). В случае , когда реальное врем работы исполнительного механизм больше или равно заданному ему времени, то схема сравнени 26 выдаст на своих выходах сигналы. Эти сигналы через элементы ИЛИ будут поступать на вход элемента И 37. При этом - совпадение значений bi и Pi разрешает прохождение этих сигналов через элемент И 37 на входы элементов И 18. Этот сигнал пройдет только через этот элемент И 18, который выберет дешифратор кода 46. Такой элемент И 18 соответствует исполнительному механизму, номер которого в данный момент присутствует на адресном входе блока пам ти 5 и входе дешифратора кода 46.Information on the operating time of the drive, which is input to the comparison circuit 26, is taken from the first p information outputs of the memory unit 5. The code from the output of the pulse counter 10 is received at the other input of the comparison circuit 26. The code coming from the pulse counter 10 is current time code. It is formed by the pulse counter 10 as a result of the accumulation of 35 pulses that arrive through the And 35 element from the pulse generator 55. These pulses have a pulse rate proportional to the unit of time (e.g., s, min h, etc.). In the case when the actual operating time of the actuator is greater than or equal to the time set for it, the comparison circuit 26 will output signals at its outputs. These signals through the OR elements will go to the input of the And 37 element. At the same time, the coincidence of the bi and Pi values allows these signals to pass through the And 37 element to the inputs of the And 18. This signal will pass only through this And 18 element, which will select the code decoder 46 Such an AND 18 element corresponds to an actuator whose number is currently present at the address input of memory unit 5 and the input of code decoder 46.
Сигнал с выхода элемента И 18i поступает на соответствующий триггер 53 и устанавливает его в нулевое состо ние, что в свою очередь снимет сигнал с соответствующего полюса 59i и 1-й исполнительный механизм , соединенный с этим полюсом, прекратит работу.The signal from the output of the And 18i element arrives at the corresponding trigger 53 and sets it to the zero state, which in turn will remove the signal from the corresponding pole 59i and the 1st actuator connected to this pole will stop working.
Второй этап завершитс в тот момент, когда на выходе многовходового элемента ИЛИ 41 исчезнет сигнал, Это случитс тогда, когда все триггеры 53i-53n установ тс в нулевое состо ние, что свидетельствует о завершении работы всеми исполнительными механизмами по заданной программе. В результате на выходе элемента НЕ 45 по витс сигнал, который поступит на нулевой вход триггера 52 и установит его в нулевое состо ние.The second stage will be completed at the moment when the signal disappears at the output of the multi-input OR element 41. This will happen when all the triggers 53i-53n are set to the zero state, which indicates that all the actuators have completed the program. As a result, a signal is received at the output of the element NOT 45, which arrives at the zero input of the trigger 52 and sets it to the zero state.
Нулевое состо ние триггера 53 снимет разрешение с элементов И 34, 35,36 и выдаст разрешение на элемент И 29, после чего устройство оп ть перейдет к выполнению первого этапа так, как было описано ранее. Отличие будет только в том, что на адресный вход блока пам ти 1 через группу элементов И 12 и ИЛИ 24 с выхода регистра 8 поступит номер вершины, в которую вход т смежные ветви. Это обеспечиваетс тем, что триггер 49 находитс в нулевом состо нии и нет разрешени на вход группы элементов И 13. Разрешение на вход группы элементов И 12 поступает с единичного выхода триггера 50.The zero state of the trigger 53 will remove the resolution from the AND elements 34, 35.36 and give the permission to the AND element 29, after which the device will again proceed to the first stage as described previously. The only difference is that the address of the memory unit 1 through the group of elements And 12 and OR 24 from the output of register 8 will receive the number of the vertex, which includes adjacent branches. This is ensured by the fact that the trigger 49 is in the zero state and there is no permission to enter the group of elements And 13. The permission to enter the group of elements And 12 comes from the single output of the trigger 50.
Описанные выше этапы будут циклически повтор тьс до тех пор, пока номер вершины , записанной в регистре 7 не совпадет с номером вершины, в которую вход т смежные ветви и который поступает с выхода регистра 8. Сравнение производитс следующим образом. Номер конечной вершины мультиграфа с выхода регистра 7 поступает на схему сравнени 25, куда с выхода регистра 8 через группу элементов И 12 и ИЛИ 24 поступает номер вершины, в которую вход т смежные ветви. В случае совпадени номеров, схема сравнени кодов 25 выдает сигнал на входе элемента И 28. На второй вход элемента И 28 в этот момент поступает метка с выхода регистра 8. В результате, на выходе элемента И 28 по витс сигнал, который поступит на нулевой вход триггера 48 и установит его в нулевое состо ние. Это свидетельствует об окончании решени задачи формировани The steps described above will be cyclically repeated until the number of the vertex recorded in the register 7 matches the number of the vertex, which includes adjacent branches and which comes from the output of the register 8. The comparison is as follows. The number of the final vertex of the multigraph from the output of the register 7 goes to the comparison circuit 25, where from the output of the register 8 through the group of elements And 12 and OR 24 the number of the vertex, which includes adjacent branches, enters. If the numbers match, the code comparison circuit 25 gives a signal at the input of the And 28 element. The second input of the And 28 element at that moment receives a label from the output of register 8. As a result, the output of the And 28 element receives a signal that goes to the zero input trigger 48 and sets it to the zero state. This indicates the completion of the solution of the formation problem.
последовательности команд, которые представл ют сетевую структуру дл управлени исполнительными механизмами.sequences of instructions that represent a network structure for controlling actuators.
Введение в устройство новой группы элементов И, коммутатора, двух элементов ИЛИ, трех элементов И и схемы сравнени , включенных по соответствующей схеме, выгодно отличает его от ранее известных устройств тем, что позвол ет по заданной технологической программе не только выбирать приводы, которые работают в каждый момент одновременно, формировать команды дл их запуска, следить за продолжительностью работы приводов, но и осуществл ть контроль за величиной управл ющего сигнала исполнительного механизма .The introduction of a new group of AND elements, a switch, two OR elements, three AND elements, and a comparison circuit included in the corresponding circuit into the device compares it favorably with previously known devices in that it allows not only choosing drives that operate in a given technological program every moment at the same time, form commands for their launch, monitor the duration of the drives, but also monitor the magnitude of the control signal of the actuator.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU914898697A RU1781671C (en) | 1991-01-02 | 1991-01-02 | Device of program control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU914898697A RU1781671C (en) | 1991-01-02 | 1991-01-02 | Device of program control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU1781671C true RU1781671C (en) | 1992-12-15 |
Family
ID=21553407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU914898697A RU1781671C (en) | 1991-01-02 | 1991-01-02 | Device of program control |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU1781671C (en) |
-
1991
- 1991-01-02 RU SU914898697A patent/RU1781671C/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1206791, кл G 06 F 9/26, 1985. Авторское свидетельство СССР № 1418710, кл G 06 F 9/00. 1987. Кофман А. Введение в прикладную комбинаторику. -М.: Наука, 1975. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068305A (en) | Associative processors | |
| US4055786A (en) | Control system for time sharing multiple stepper motors with a single controller | |
| JP2001126491A (en) | Shift register and its control method | |
| US4138917A (en) | Key code generator | |
| RU1781671C (en) | Device of program control | |
| US3646419A (en) | Numerical control with position offset | |
| US4700326A (en) | Firmware transitional programmable sequential logic controller | |
| US4021646A (en) | Up/down counter with a tracking 5/6 input circuit | |
| US3764973A (en) | Traffic signal control device | |
| US3634832A (en) | Electronic recirculating stores | |
| US3967245A (en) | Traffic signal control device with core memory | |
| SU1418710A1 (en) | Program control device | |
| SU1062645A1 (en) | Programmed-type device | |
| SU954947A1 (en) | Prequency set-point program device | |
| SU636585A1 (en) | Arrangement for programme-control of electroplating line automatic operator | |
| SU1663739A1 (en) | Device for control of stepped motor | |
| SU1003025A1 (en) | Program time device | |
| SU1160366A1 (en) | Device for programmed control of winding equipment | |
| SU1418695A1 (en) | Uniform-structure cell | |
| US3296593A (en) | Information-processing system | |
| SU1762298A1 (en) | Programmable timing device | |
| SU1012239A1 (en) | Number ordering device | |
| SU1083159A1 (en) | Programmed control device | |
| SU1307463A1 (en) | Device for investigating graphs | |
| SU1638707A1 (en) | Device for production process program control |